飞思卡尔单片机教学

1、第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 1第三章 MC9S12单片机的内核及片上资源 3-1 3-1 内核结构及引脚内核结构及引脚3-2 3-2 内部寄存器内部寄存器3-3 3-3 堆栈堆栈3-4 3-4 内部存储器内部存储器3-5 3-5 复位及时钟复位及时钟3-6 3-6 中断中断3-7 3-7 最小系统设计最小系统设计内容提要内容提要: :第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 2内核结构内核结构存储器存储器以MC9S12DP256为例 256K FLASH 12K RAM 4K EEPROMMC9S12DG128拥有128K的

2、FLASH，8K的RAM，2K的EEPROM。3-1 内核结构及引脚第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 3电压调整模块及相关引脚电压调整模块及相关引脚电压调整模块 给内核供电2.5V VDD1/2和VSS1/2：内核供电引脚，之间要接去耦电容VREGEN引脚上拉使能电压调整模块，VDD1/2，VDDPLL使用内部2.5V电源VREGEN引脚接地 禁止模块，VDD1/2，VDDPLL接外部2.5V电源VDDR、VSSR：电压调整模块及I/O供电，分别接电源和地，之间要接去耦电容第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 4时钟和锁相环及

3、相关引脚时钟和锁相环及相关引脚EXTAL、XTAL：接外部振荡器RESET：接外部复位，低电平有效XFC：接锁相环滤波电容VDDPLL、VSSPLL：锁相环供电引脚。使能电压调整模块（ VREGEN 上拉）时，该引脚直接去耦电容。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 5模式选择及相关引脚模式选择及相关引脚模式选择和PORTE复用TEST：保留脚，接地XIRQ：非屏蔽中断IRQ：可屏蔽中断R/W：读写信号，指示总线上数据方向LSTRB：总线模式下低位字节（奇地址）选通ECLK：内部总线时钟输出，一般在宽扩展模式下地址锁存用BKGD（MODC）、MODB、MODA：

4、模式选择NOACC/XCLKS：当前外部总线操作无效第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 6模式选择模式选择第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 7地址数据总线地址数据总线PORTA和PORTB作为扩展模式下的数据和地址复用总线，寻址达到64K范围窄模式下：PORTA为8位数据总线宽模式下：PORTA、PORTB为16位数据总线PTK为扩展存储器超过64K时用，不扩展时作为普通I/O口。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 8扩展窄模式地址线接法扩展窄模式地址线接法第第3章章 MC9S12单片机的内

5、核及片上资源单片机的内核及片上资源 9扩展宽模式地址线接法扩展宽模式地址线接法第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 10ATD模块及相关引脚模块及相关引脚VRH、VRL：参考高压和参考低压，一般接5V（隔离）和GND（单点共地）。VDDA、VSSA：A/D模块电源引脚。AN0-AN7：模拟量输入引脚，8个通道。作普通I/O时，只能输入，不能输出。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 11定时器及相关引脚定时器及相关引脚IOC0-7： 输入捕获：捕获外部有效边沿 输出比较：输出一定宽度的脉冲作为普通I/O口时，为PORTT，输入输出

6、。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 12SPI、PWM及相关引脚及相关引脚2个SPI口 MISO：主机输入/从机输出 MOSI：主机输出/从机输入 SCK：同步时钟（主机提供，从机接受） SS：从机选择（1-主机，0-从机）PWM0-7：PWM模块8个通道作为普通I/O：PORTP第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 13异步串行口及相关引脚异步串行口及相关引脚2个SCI： RXD：数据接收 TXD：数据发送1个SPI1个BDLC4（5）个CAN：RXCAN接收、TXCAN发送作为普通I/O使用：PORTS，PORTM第第3章

7、章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 14中断中断I/O口口作为普通并行I/O口：PORTJ、PORTHPJ口和PH口可以作为中断口：可选择上升或者下降沿中断；PJ6和PJ7与I2C和CAN4模块复用引脚。（ I2C：SDA数据引脚、SCL时钟引脚）第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 15电源引脚电源引脚*VDD1、2，VSS1、2：内部逻辑供电*VDDPLL，VSSPLL：锁相环供电*-使能电压调整模块（ VREGEN 上拉），该引脚直接去耦电容。VDDX，VSSX：I/O供电电源引脚VDDR，VSSR：电压调整器及I/O供电电源引脚

8、VDDA，VSSA：A/D模块供电电源引脚第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 163-2 内部寄存器累加器A、B：保存操作数和操作结果，组成16位累加器D。变址寄存器X、Y：寻址操作、临时数据、参与运算。堆栈指针SP：中断、子程序调用，暂存数据。堆栈由高地址向低地址生成，栈顶为实栈顶。程序计数器PC ：存放下一条要执行的指令地址。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 17条件码寄存器CCR：包括5个状态指示器、两个中断屏蔽位、STOP指令控制位。1-CPU不可执行STOP；0-反之1-屏蔽XIRQ中断；0-反之1-产生了半进位1

9、-屏蔽所有可屏蔽中断1-运算结果有负数1-运算结果有01-运算结果溢出1-运算产生进/借位第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 183-3 堆栈堆栈由高地址向低地址生成，SP总是指向最后进入堆栈的一个字节实栈顶 压栈时先调整堆栈指针（SP（SP1），后保存数据。 出栈时先弹出数据，后修改栈顶（SP（SP1）子程序调用时，程序返回地址自动压栈、中断响应后，除断点地址自动压栈外，CPU寄存器Y、X、A、B、CCR也依次自动压栈；执行中断返回指令时，断点地址和CPU寄存器按照和入栈时相反的顺序依次自动出栈。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片

10、上资源 19栈区必须在程序开始部分在内部RAM区指定，即SP的初始化。中断进栈举例：执行到$80F0处的程序时，CPU响应中断，且此时SP的内容（栈顶）为$3F00，则SPSP自动压栈的内容和顺序中断返回时，自动出栈的内容和顺序第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 203-4 内部存储器基本内存空间第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 21内部寄存器内部寄存器EEPROMRAM16KB固定固定Flash$3E16KB分页分页Flash$3016KB固定固定Flash$3F中断向量区$0000$0400$1000$4000$8000

11、$C000$FF00$FFFF$30 $31$32 $33 $34$35 $36$37 $38 $39$3A$3B$3C$3D$3E$3FBlock3Block2Block1Block0由PPAGE寄存器（地址$30）决定某一页在$8000$BFFF。 DP256片内有256KFlash，分16页，每页16K，一般定位：$4000$7FFF 16K($3E) $C000$FF00 16K($3F)内存以页面方式扩展内存以页面方式扩展第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 22存储器容量寄存器存储器容量寄存器1寄存器空间为2KB0寄存器空间为1KB存储器容量寄存器存

12、储器容量寄存器0MEMSIZ0只读只读（默认值由芯片的型号决定）详见下页表EEPROM空间分配000 KB012 KB104 KB118 KB例如：例如：DG128复位时复位时MEMSIZ0的值为的值为$13，即表示有，即表示有1KB的寄存器、的寄存器、2KB的的EEPROM、8KB的的RAM空间。空间。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 23存储器容量寄存器存储器容量寄存器RAM_SW2-RAM_SW0：分配系统RAM存储空间 第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 24寄存器区映射寄存器寄存器区映射寄存器INITRG指定内部寄

13、存器区基址的高5位。则最小基址是$0000，最大基址为$7FFF(D7=0决定)。 使用时，一般定位在$0000开始的1K中。 因为前256个字节可以用直接地址（8 bit地址）访问，如果定位在其它地方，应用扩展地址（16 bit地址码）访问。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 25RAM映射寄存器映射寄存器INITRM0=RAM和内部地址空间最低端对齐1=RAM和内部地址空间最高端对齐9S12DG128有8K RAM空间，默认$0000$1FFF，若定位在$2000$3FFF，则INITRM值应为$39。例：第第3章章 MC9S12单片机的内核及片上资源单片

14、机的内核及片上资源 26EEPROM映射寄存器映射寄存器INITEE0=禁用EEPROM1=使能EEPROM指定EEPROM基址的高5位。例：DG128有2K的EEPROM。若给INITEE赋值为$09，则EEPROM区域就是$0800$0FFF。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 27存储器优先级存储器优先级上述三个寄存器INITRG、INITRM、INITEE负责将内部资源重新映射若地址分配出现重叠，按优先级自动屏蔽级别较低的资源存储器分配优先级：BDM ROM寄存器区RAMEEPROMFlash/ROM外部扩展存储器高高低低第第3章章 MC9S12单片机

15、的内核及片上资源单片机的内核及片上资源 283-5 复位及时钟复位上电复位 单片机自动检测VDD端的正跳变，启动自动工作。外部复位 通过RESET引脚加一低电压，拉低超过一定时间 后可实现复位。看门狗复位 帮助系统在软件跑飞后自动复位。时钟监视器复位 利用内部的RC电路来保证时钟频率满足要求。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 29振荡器和时钟电路振荡器和时钟电路EXTAL是外部时钟输入或石英振荡放大器的输入XTAL是石英振荡放大器的输出振荡电路振荡电路注：DG128可用串联振荡电路和并联振荡电路两种连接方式。 9S12X系列单片机只可用并联振荡电路。串联方式

16、（PE7引脚要拉低）并联方式（PE7引脚要拉高）第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 30时钟初始化寄存器共时钟初始化寄存器共5个个（1）锁相环控制寄存器（PLLCTL）锁相环电路允许位1允许0禁止时钟监控允许位1允许0禁止注：其余各位的描述见教材49页。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 31（2）时钟合成寄存器（SYNR）低6位有效，有效值063。（3）时钟分频寄存器（REFDV）低4位有效，有效值015。由锁相环来产生时钟频率的公式：例如：选用16MHz的外部晶振，若将SYNR设为 2，REFDV设为1，通过公式计算可得

17、PLLCLK48MHz。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 32锁相环频率锁定标志1表示时钟频率已稳定，且锁定了锁相环频率。（4）时钟产生模块的标志寄存器CRGFLG注：其余各位的描述 见教材49页和50页。（5）时钟选择寄存器（CLKSEL）选定锁相环1表示Bus ClockPLLCLK/20表示Bus ClockOSCCLK/2实时中断标志位1RTI发生了超时中断，向该位写1清除该中断标志位。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 33PLL例子例子 CLKSEL=0 x00; /禁止PLL PLLCTL=0 xe1; /PL

18、L电路允许 SYNR=2;REFDV=1; /设置倍频参数 PLLCTL=0 x60; /时钟监控禁止 while(0=(CRGFLG&0 x08);/等待稳定 CLKSEL=0 x80; /选择PLL作为时钟/若晶振为16M,则PLLCLK=2*16*3/2=48MHz,则总线频率是24MHz第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 34实时中断使能位1在RTIF置位时申请中断0不申请来自于RTI模块的中断实时中断实时中断RTI相关寄存器相关寄存器（1）中断使能寄存器（CRGINT）自给时钟模式使能位1在SCMIF置位时申请中断0不申请SCMLOC中断锁定

19、中断使能位1在LOCKIF置位时申请中断0不申请LOCK中断注：RTIF、LOCKIF、SCMIF见CRGFLG寄存器。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 35RTR6:4实时中断预分频选择位RTR3:0实时中断分频系数选择位时钟源是外部振荡器RTI超时周期设置参照表：（2）RTI控制寄存器（RTICTL）第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 36RTI程序举例程序举例RTICTL = 0 x7e;/4M/15*216 = 4HzCRGINT = 0 x80; / 中断使能 得到大约每秒4次的中断第第3章章 MC9S12单片机的

20、内核及片上资源单片机的内核及片上资源 37COP（看门狗）相关寄存器（看门狗）相关寄存器COP窗口模式位1看门狗复位的写操作必须在看门狗溢出周期的最后1/4时间内0看门狗复位的写操作可以在整个溢出周期内发生（1）COP控制寄存器（COPCTL）BDM模式下，1COP和RTI停止运行0COP和RTI继续运行看门狗溢出周期选择位（2）COP复位寄存器（ARMCTL）向该寄存器先写$55，然后写$AA即可复位看门狗。第第3章章 MC9S12单片机的内核及片上资源单片机的内核及片上资源 38软件中断（SWI）内部中断源非法指令陷阱内部中断源非屏蔽中断（ ）外部中断源 一次操作机会，打开后不能关闭。可屏蔽中断 除上面三种类型的，其余均为可屏蔽中断。其 中 为外部中断源，其余均为内部中断源。注：（1）每个可屏蔽中断受两层控制，一是全局中断屏 蔽位，即CCR中的I位；二是各个中断源相关的 本地控制位