ch12工艺集成

1、P1微电子制造工艺概论第12章 工艺集成P212.1 金属化与多层互连12.2 CMOS集成电路工艺12.3 双极型集成电路工艺本章主要内容P312.1 金属化与多层互连金属及金属性材料在芯片上的应用被称为金属化，形成的整个金属及金属性材料结构称金属化系统。金属化材料可分为三类：互连材料：将同一芯片内的各个独立的元器件连接成为具有一定功能的电路模块 ；接触材料：指直接与半导体材料接触的材料，以及提供与外部相连的连接点；MOSFET栅电极材料：是作为MOSFET器件的一个组成部分，对器件的性能起着重要作用。P412.1 金属化与多层互连对金属材料的要求：互连材料：电阻率小 ；易于淀积和刻蚀；好的

2、抗电迁移特性；使用广泛的金属材料是铝和铜。接触材料：具有良好的金属/半导体接触特性，即要有好的接触界面性和稳定性，接触电阻要小，在半导体材料中扩散系数要小，化学稳定性好。目前应用较广泛的接触材料是硅化物，如铂硅（PtSi）和钴硅（CoSi2）。MOSFET栅电极材料：与栅氧化层之间具有良好的界面特性和稳定性；具有合适的功函数，以满足nMOS和pMOS阈值电压对称的要求。P512.1.1 欧姆接触 欧姆接触指金属与半导体的接触电阻远小于半导体本身电阻。 欧姆接触的方法：半导体高掺杂接触、低势垒高度的欧姆接触、高复合中心欧姆接触； 金/半接触的电流密度： 肖特基势垒高度： 接触电阻： 低掺杂接触电

3、阻： 高掺杂接触电阻：mb 1nkTqVkTq2eeTAJb0VcdJdVRkTqcTqAkRbeDcNRNb21s319Dmexp;cm10P612.1.2 布线技术集成电路对互连布线有以下要求： 布线材料有低的电阻率和良好的稳定性； 布线应具有强的抗电迁移能力； 布线材料可被精细刻蚀，并具有抗环境侵蚀的能力； 布线材料易于淀积成膜，粘附性要好，台阶覆盖要好，并有良好的可焊性。P7 电迁移现象：在大电流密度作用下金属化引线的质量输运现象。在电场作用下，电子向正极迁移，而离子受电子褒挟有指向正极的作用。综合质量输运沿电子流方向，结果在一方形成空洞，另一方形成小丘，造成电路的开路或多层布线上下两

4、层的短路。 中值失效时间MTF：指50%互连线失效的时间。 C为金属材料有关的常数；A为金属引线的面积；Ea为活化能。除了电流密度外，温度升高、金属线宽减小都会造成布线失效。kTEJACMTFac/exp212.1.2 布线技术电迁移现象P8铝的抗电迁移能力差，提高其抗电迁移的方法有： 在铝膜中加入少量的硅和铜，因为杂质在晶粒/晶界出的分凝效应，可以降低铝离子在晶界的迁移，使MTF提高一个数量级； 采用适当的工艺淀积铝膜，如电子蒸镀的铝膜代替溅射铝膜；采用“竹状”结构的铝膜，都可以使MTF提高两个数量级； 在铝膜表面覆盖Si3N4或其他介质。12.1.2 布线技术电迁移现象P9金属与半导体之间

5、的任何反应，都会对器件性能带来影响。如硅在铝中具有一定的固溶度，若芯片局部形成“热点”，硅会溶解进入铝层中，致使硅片表面产生蚀坑，进而出现尖楔现象，造成浅结穿通。克服这种影响的主要方法是选择与半导体接触稳定的金属类材料作为阻挡层或在金属铝中加入少量半导体硅元素，使其含量达到或接近固溶度，这就避免了硅溶解进入铝层。 12.1.2 布线技术稳定性P10附着性要好，指所淀积的金属薄膜与衬底硅片表面的氧化层等应具有良好的附着性。台阶覆盖性好，是指如果衬底硅片表面存在台阶，在淀积金属薄膜时会在台阶的阴面和阳面间产生很大的淀积速率差，甚至在阴面角落根本无法得到金属的淀积。这样会造成金属布线在台阶处开路或无

6、法通过较大的电流。 12.1.2 布线技术金属布线的工艺特性 P11 金属膜经过图形加工以后，形成了互连线。但是，还必须对金属互连线进行热处理，使金属牢固地附着于衬底硅片表面，并且在接触窗口与硅形成良好的欧姆接触。这一热处理过程称为合金工艺。 合金工艺有两个作用：其一增强金属对氧化层的还原作用，从而提高附着力；其二是利用半导体元素在金属中存在一定的固溶度。12.1.2 布线技术合金工艺P1212.1.3 多层互连 多层互连，一方面可以使单位芯片面积上可用的互连布线面积成倍增加，允许可有更多的互连线；另一方面使用多层互连系统能降低因互连线过长导致的延迟时间的过长。因此，多层互连技术成为集成电路发

7、展的必然。 多层互连系统主要由金属导电层和绝缘介质层组成。因此可从金属导电层和绝缘介质层的材料特性，工艺特性，以及互连延迟时间等多个方面来分析ULSI对多层互连系统的要求。 对多层互联系统的要求： 缩短互连线延迟时间：互连材料的电阻率越低，绝缘材料的介电常数越小，互连线延时就越短； 金属导电材料的选取：除了低电阻率之外，还应具有抗电迁移能力强，理化稳定性能、机械性能和电学性能保持不变等； 绝缘介质材料选取：介电常数低，电学性能好；理化性能好；兼容性好；易于加工成型；P1312.1.3 多层互连 芯片中的金属层P1412.1.3 多层互连 否是完成器件结构硅片CVD介质薄膜平坦化光刻接触孔和通孔

8、PECVD钝化层是否最后一层金属化测试封装 导电层的绝缘绝缘介质的平坦化主要采用化学机械抛光（ Chemical Mechanical Polishing ，CMP）技术。 化学机械抛光：通过使用软膏状的化学研磨剂在机械研磨的同时伴有化学反应的抛光平坦化方法。P1512.1.4 铜多层互连系统工艺流程 铜为互连导电的镶嵌工艺镶嵌工艺，又称双大马双大马士革士革（Dual Damascene）工艺流程： 淀积刻蚀停止层； 淀积后的绝缘介质层； 光刻引线孔； 以光刻胶作为掩膜刻蚀引线沟槽并去胶； 光刻通孔； 以光刻胶作为掩膜刻蚀通孔并去胶； 去刻蚀停止层，采用高选择比刻蚀方法，通孔刻蚀过程将停止层自

9、动停止； 清洁后溅射淀积金属阻挡层和铜的籽晶层； 淀积填充通孔和沟槽直到填满； 利用CMP技术去除沟槽和通孔之外的铜。P1612.1.4 铜多层互连系统工艺流程 IBM公司的6层Cu互联系统表面结构和剖面结构的SEM照片P1712.2 CMOS集成电路工艺 20世纪80年代各种CMOS工艺的技术相继出现，CMOS成为主流工艺；1980年出现了带侧墙的漏端轻掺杂结构（LDD），降低了MOSFET的热载流子效应；1982年出现了自对准硅化物（Salicided）技术，降低了源漏的接触电阻；1982年还出现了浅槽隔离（STI）工艺，提高了集成电路的集成度；1983年出现了氮化二氧化硅栅介质材料，利用

10、这种栅介质材料替代纯二氧化硅，能够改善器件的可靠性。1985年出现了晕环（Halo）技术，该技术广泛应用于超深亚微米MOS技术20世纪90年代出现了化学机械抛光（CMP）、大马士革镶嵌工艺（Damascene）和铜互连技术。P1812.2.1 隔离工艺在CMOS电路的一个反相器中，p沟和n沟MOSFET的源漏，都是由同种导电类型的半导体材料构成，并和衬底（阱）的导电类型不同，因此，MOSEET本身就是被pn结所隔离，即是自隔离。只要维持源/衬底pn结和漏/衬底pn结的反偏，MOSFET便能维持自隔离。在pMOS和nMOS元件之间和反相器之间的隔离通常是采用介质隔离。CMOS电路的介质隔离工艺主

11、要是局部场氧化工艺和浅槽隔离工艺。P1912.2.1 隔离工艺局部场氧化工艺局部氧化工艺（Local Oxidation Silicon, LOCOS）是通过厚场氧化层绝缘介质，以及离子注入提高场氧化层下硅表面区域的杂质浓度实现电隔离。工艺流程：热氧化制备2060nm的二氧化硅缓冲层，起减缓Si随后淀积的Si3N4之间的应力；再CVD制备一层10200nm的Si3N4层，然后刻蚀Si3N4和SiO2，并保留光刻胶离子注入农硼，提高场氧化层下沟道B的浓度，最后除去光刻胶；热氧化生长0.31.0um的场氧化层，同时激活硼，形成p+沟道阻挡层，实现器件之间的介质隔离；RIE去除Si3N4。P2012

12、.2.1 隔离工艺局部场氧化工艺鸟嘴（birds beak）：氧化剂通过二氧化硅横向扩散，使氧化反应从Si3N4薄膜的边缘横向扩散形成鸟嘴区，这个区域既不能作为隔离区，也不能作为器件区。场氧化层的高度对后序工艺中的平坦化也不利。减小鸟嘴和提高平坦化隔离的方法：回刻的LOCOS工艺、多晶硅缓冲层的LOCOS工艺、界面保护的局部氧化工艺、侧墙掩膜的隔离工艺、自对准平面氧化工艺。P2112.2.1 隔离工艺浅槽隔离工艺浅槽隔离工艺浅槽隔离工艺(Shallow Trench Isolation， STI)：通过利用氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物，用于与硅隔离。工艺流

13、程：槽刻蚀：隔离氧化物、氮化物淀积、掩膜浅槽隔离、STI槽刻蚀；氧化物填充：沟槽CVD氧化物填充；氧化物平坦化：化学机械抛光、氮化物去除。P2212.2.2 阱工艺结构 PMOS需要制作在n型衬底上，而NMOS需要制作在p型衬底上。在硅衬底上形成不同掺杂区域称为阱。双阱工艺的流程：在衬底上热氧化生长一层薄氧化层，再LPCVD一层氮化硅阻挡层；光刻出n阱窗口，然后离子注入磷，去胶；在n阱窗口生长约350nm的厚氧化层；去除氮化硅，露出p阱区；n阱上有氧化层可以阻挡硼离子注入；进行退火，使双阱中的杂质扩散推进，同时热热生长氧化层。P2312.2.3 薄栅氧化技术栅氧化层是MOS器件的核心。随着器件

14、尺寸的不断缩小，栅氧化层的厚度也要求按比例减薄，以加强栅控能力，抑制短沟道效应，提高器件的驱动能力和可靠性等。随着栅氧化层厚度的不断减薄，会遇到一系列问题，如：栅的漏电流会呈指数规律剧增；硼杂质穿透氧化层进入导电沟道等。为解决上述难题，通常采用超薄氮氧化硅栅代替纯氧化硅栅。氮的引入能改善SiO2/Si界面特性，因为Si-N键的强度比Si-H键、Si-OH键大得多，因此可抑制热载流子和电离辐射等所产生的缺陷。将氮引入到氧化硅中的另一个好处是可以抑制PMOS器件中硼的穿透效应，提高阈值电压的稳定性及器件的可靠性。 P2412.2.4 非均匀沟道掺杂 栅长缩短和短沟道效应这对矛盾可以通过非均匀沟道掺

15、杂解决，即表面杂质浓度低，体内杂质浓度高。这种杂质结构的沟道具有栅阈值电压低，抗短沟道效应能力强的特点。这种非均匀沟道的形成有主要有两种工艺技术： 两步注入工艺，第一步是形成低掺杂浅注入表面区；第二步是形成高掺杂深注入防穿通区。 在高浓度衬底上选择外延生长杂质浓度低的沟道层，即形成梯度沟道剖面。这种方法能获得低的阈值电压，高的迁移率和高的抗穿通电压，但寄生结电容和耗尽层电容大。 P2512.2.5 栅电极材料与难溶金属硅化物自对准工艺早期CMOS工艺中PMOS采用p+型多晶硅最为栅材料，p+型多晶硅掺杂易引起硼穿透栅氧化层进入硅导电沟道，致使PMOS阈值电压漂移，器件的可靠性下降；采用金属硅化

16、物/多晶硅化物（Polycide）可以解决这一问题。在深亚微米CMOS技术中，采用TiSi2或者CoSi2。这两种硅化物具有很低的电阻，同时在源、漏和栅上形成TiSi2或CoSi2。使多晶硅具有更低的薄层电阻，同时降低了源/漏区的接触电阻。工艺流程：1)热氧化光刻形成氧化物侧墙，进行源、漏区注入形成pn结；2)PVD制备50100nm的Ti薄膜；3)在氮气氛中热退火，金属Ti与硅或多晶硅接触反应形成金属硅化物TiSi2，而金属与非硅的接触区不反应。氮气扩散进入Ti并反应形成稳定的TiN层，可作为扩散阻挡层。P2612.2.6 源/漏技术与浅结形成 热载流子效应热载流子效应：器件尺寸减小需要更薄

17、的栅介质和更高的沟道掺杂。导致漏极附近的电场强度迅速增加，该电场使漏极的载流子获得很高的能量成为热载流子，穿越Si/SiO2间的势垒注入到栅介质中，从而引起器件不可靠。轻掺杂漏结构轻掺杂漏结构(Lightly Doped Drain，LDD)：在漏极靠近沟的位置上形成一低掺杂区，以降低漏极峰值电场强度，使漏极最大电场强度向漏端移动，远离沟道区，以削弱热载流子效应，增强器件可靠性。P2712.2.6 源/漏技术与浅结形成超浅源漏延伸区结构超浅源漏延伸区结构：晕圈反型杂质掺杂结构和大角度注入反型杂质掺晕圈反型杂质掺杂结构和大角度注入反型杂质掺杂结构杂结构：P28无源元件电阻电阻的制作方法： 在硅衬

18、底上淀积一个有阻抗作用的膜层，然后运用光刻和刻蚀工艺把该膜层制成所需要的图形，就形成了集成电路电阻器（如poly电阻）； 在硅衬底上热生长一层二氧化硅，在氧化层上开窗口，然后用离子注入掺入与硅衬底导电类型相反的杂质，就制成了集成电路电阻器（如diffusion电阻）；P29在深度x处厚度为dx，与表面平行的一个P型材料薄层的微分电导dG为： pWdGqp xdxLW为条形电阻其宽度；L为条形电阻器长度(忽略端头接触面积)；p为空穴迁移率；p(x)为掺杂浓度。整个条形注入区的总电导为：其中xj为结深，若已知p(x)的分布和p值，则可由上式算出总电导：WGgL 0jxpgqp x dx为方形电阻电

19、导。则电阻可表示为：11LRGWg1/g常用符号R表示，称为方块电阻方块电阻，单位为/ 。无源元件电阻00( )jjxxpWGdGqp x dxLP30例：求90um长10um宽电阻器的阻值，如上图所示的直条型和曲折型电阻器。已知方块电阻等于1k/。 解：直条型电阻器：共有9方，两个端头相当于1.3方。曲折型电阻器：共有39方，两个端头四个拐角相当于3.9方。直条型电阻器阻值为：10.3k曲折型电阻器阻值为：42.9k决定电阻值的因素 由注入或扩散工艺决定的方块电阻； 由图形尺寸决定的比值L/W；无源元件电阻端头和拐弯电阻 通常一个端头接触近似等于0.65方； 拐角处的1方不是正好1方，而是0

20、.65方；P31无源元件电容集成电路中的电容：MOS电容器和PN结电容器等。重掺杂区极板金属极板介质层单位面积的电容量：oxCdox为氧化层介电常数； d为氧化层厚度；MOS电容器结构电容器结构 在硅衬底上热生长一层厚二氧化硅； 在氧化层上利用光刻和刻蚀工艺形成窗口； 在窗口内用离子注入或杂质扩散形成重掺杂区，窗口外的厚氧化层作为掩模层； 在窗口内热生长薄氧化层； 进行金属化电极连接；P32 可采用高介电常数材料来增大电容量，如Si3N4, Ta2O5的介电常数分别为7和25； MOS电容量基本上与外加电压无关，主要是由于电容器下电极用重掺杂材料制成；无源元件电容PN结电容的结构结电容的结构

21、电容器为反向偏置：P区相对N+区加反向偏压 ； 电容量随（VR+Vbi）-1/2变化，VR为外加电压，Vbi为内建电势 ； 电容器的串联电阻要比MOS电容器高得多，主要是由于P区的电阻率较大的缘故;POP电容电容MIM电容电容P33例：例：MOS电容器面积为4um2，电介质情况如下：(a)10nm厚的SiO2 ，介电常数为3.9；(b)5nm厚的Ta2O5，介电常数为25。两种情况下，供给电压都是5V。求存储电荷和电子数各是多少？解：解：2SiOoxsAQVd821464 103.98.85 10/510cmFcmVcm146.910C1456.910/4.3 10电子数Cq介质常数由5变成2

22、5，厚度从10nm变到5nm，于是可得到：2521325108.85 103.95TaOSiOQQC1368.85 10/5.53 10电子数Cq无源元件电容P34主要应用：单片微波集成电路(MMIC)；制作工艺：薄膜螺旋电感器；基本工艺步骤 在硅衬底上淀积或热生长一层厚氧化层； 淀积第一层金属并确定出所需穿孔； 淀积第二层金属并同时填充穿孔; 在用作电感器另一端的第二层金属上确定出螺旋图形并刻蚀出来。无源元件电感P35品质因子Q：/QLRL为电感、R为电阻、为频率。Q值越高阻抗损失越低，电感器的性能越好。金属固有电阻金属与衬底间的耦合电容与金属线相连的硅衬底电阻Q值与频率的变化关系频率较低时，Q值与频率呈线性关系增加，但在高频条件下由于寄生电阻和电容的影响将会下降。无源元件电感提高Q值的方法 使用低介质常数材料(3.9)来减小Cp； 使用厚膜金属或低电阻率金属(比如Cu和Au代替Al)来减小R1 ； 使用绝缘衬底(比如蓝宝石上的硅，玻璃或者石英上的硅)来减