DSP原理及应用_总复习

1、 DSP DSP原原理理及及应应用用机械工业出版社机械工业出版社数字信号处理器数字信号处理器DSP DSP 系系 统统数字信号处理概述数字信号处理概述第一章第一章 绪论绪论数字信号处理理论（数字信号处理理论（Digital Signal ProcessingDigital Signal Processing） 频谱分析频谱分析 、数字滤波器设计、数字滤波器设计 、自适应信号处、自适应信号处理理 、信号压缩、信号压缩 、信号建模、信号建模 数字信号处理器数字信号处理器 (Digital Signal Processor) (Digital Signal Processor) 专门针对数字信号的数

2、学运算需要而设计开发专门针对数字信号的数学运算需要而设计开发的一类集成电路芯片的一类集成电路芯片数字信号处理概述数字信号处理概述1.2.11.2.1、 DSP DSP芯片的主要结构特点芯片的主要结构特点（1 1）哈佛结构）哈佛结构（2 2）专用的硬件乘法器）专用的硬件乘法器（3 3）流水线操作）流水线操作（4 4）特殊的）特殊的DSPDSP指令指令（5 5）快速的指令周期）快速的指令周期数字信号处理数字信号处理器器中央处理器的体系架构可以分为：中央处理器的体系架构可以分为：冯冯诺依曼诺依曼结构和结构和哈佛哈佛结构结构。冯冯诺依曼结构诺依曼结构也称也称普林斯顿结构普林斯顿结构，是一种将，是一种将

3、程程序指令存储器序指令存储器和和数据存储器数据存储器合并在一起的存储器合并在一起的存储器结构。由于取指令和存取数据要从同一个存储空结构。由于取指令和存取数据要从同一个存储空间存取，经由同一总线传输，因而它们无法重叠间存取，经由同一总线传输，因而它们无法重叠执行，只有一个完成后再进行下一个。执行，只有一个完成后再进行下一个。 哈佛结构哈佛结构是一种将是一种将程序指令程序指令存储和存储和数据数据存储分开存储分开的存储器结构。可以减轻程序运行时的的存储器结构。可以减轻程序运行时的访存瓶颈访存瓶颈。指令流的定时关系指令流的定时关系NN+1N+2N+3N-1NN+1N+2N-2N-3N-1N-2NN+1

4、N-1N时钟取指译码取操作数执行四级流水线操作四级流水线操作 时钟时钟指令指令n-1取指取指译码译码取操作数取操作数执行执行指令指令n取指取指译码译码取操作数取操作数执行执行流水线操作：流水线操作：执行指令的执行指令的几个阶段在程序执行过程中是重叠的几个阶段在程序执行过程中是重叠的 ，即，即几条不同的指令同时处于激活状态，每条指令处于不同的阶段。几条不同的指令同时处于激活状态，每条指令处于不同的阶段。 1.2.21.2.2、 DSP DSP芯片的发展芯片的发展美国美国AMIAMI公司在公司在19781978年年发布第一个单片发布第一个单片DSPDSP芯片芯片 ；美国德州仪器公司（美国德州仪器公

5、司（Texas InstrumentsTexas Instruments，简称，简称TITI）的的DSPDSP芯片包含三大系列：芯片包含三大系列：TMS320C2000TMS320C2000系列、系列、TMS320C5000TMS320C5000系列、系列、TMS320C6000TMS320C6000系列。系列。1.2.31.2.3、 DSP DSP芯片的分类及主要技术指标芯片的分类及主要技术指标根据根据DSPDSP芯片芯片基础特性基础特性分类：分类：静态静态DSPDSP芯片芯片 、一一致性的致性的DSPDSP芯片芯片 根据根据DSPDSP芯片芯片数据格式数据格式分类：分类：定点定点DSPDS

6、P芯片芯片 、浮浮点点DSPDSP芯片芯片 根据根据DSPDSP芯片芯片用途用途分类：分类：通用型通用型DSPDSP芯片芯片 、专用专用型型DSPDSP芯片芯片 根据根据DSPDSP芯片芯片处理数据位数处理数据位数分类：分类：1616位位DSPDSP芯片芯片 、3232位位DSPDSP芯片芯片 1.2.5 DSP1.2.5 DSP芯片的选择芯片的选择运算速度运算速度 ：指令周期指令周期 、MIPS MIPS 、FFTFFT执行时间执行时间 价格价格 ：性能与价格相关，考虑系统成本。：性能与价格相关，考虑系统成本。片内硬件资源片内硬件资源 ：片内包含的外设模块，有助于提：片内包含的外设模块，有助

7、于提高系统可靠性，降低成本，加快产品研发速度。高系统可靠性，降低成本，加快产品研发速度。开发工具开发工具 ：包括硬件仿真器、软件开发环境及相：包括硬件仿真器、软件开发环境及相关技术资料关技术资料 。功耗功耗 ：以嵌入式、小型化和便携式为产品发展方：以嵌入式、小型化和便携式为产品发展方向。向。1.3.1 DSP1.3.1 DSP系统的构成系统的构成DSP DSP 系系 统统数字信号处理与模拟信号处理方式的比较数字信号处理与模拟信号处理方式的比较模拟信号处理模拟信号处理 数字信号处理数字信号处理修改设计的修改设计的灵活性灵活性 修改硬件设计，或调整硬件修改硬件设计，或调整硬件参数参数 改变软件设置

8、改变软件设置 精度精度 元器件精度元器件精度 A/DA/D的位数和计算机字长，的位数和计算机字长，算法算法 可靠性和可可靠性和可重复性重复性 受环境温度、湿度、噪声、受环境温度、湿度、噪声、电磁场等的干扰和影响大电磁场等的干扰和影响大 不受这些因素的影响不受这些因素的影响 大规模集成大规模集成 尽管已有一些模拟集成电路，尽管已有一些模拟集成电路，但品种较少、集成度不高、但品种较少、集成度不高、价格较高价格较高 DSPDSP器件体积小、功能强、器件体积小、功能强、功耗小、一致性好、使用方功耗小、一致性好、使用方便、性能便、性能/ /价格比高价格比高 实时性实时性 除开电路引入的延时外，处除开电路

9、引入的延时外，处理是实时的理是实时的 由计算机的处理速度决定由计算机的处理速度决定 高频信号的高频信号的处理处理 可以处理包括微波毫米波乃可以处理包括微波毫米波乃至光波信号至光波信号 按照奈准则的要求，受按照奈准则的要求，受S/HS/H、A/DA/D和处理速度的限制和处理速度的限制 1.3.2 DSP1.3.2 DSP系统的设计过程系统的设计过程外部引脚及功能外部引脚及功能28x28x的基本结构和特性的基本结构和特性第二章第二章 绪论绪论存储器及其扩展接口存储器及其扩展接口28x28x的中央处理器的中央处理器内部总线结构内部总线结构28x28x的基本结构和特性的基本结构和特性28x 28x D

10、SPDSP内内部部结结构构 TMS320F2812芯片的封装方式有两大类：179引脚的GHH球形网格阵列BGA封装（Ball Grid Array）；176引脚的LQFP封装（Low-profile Quad）。外部引脚及功能外部引脚及功能所有所有输入引脚输入引脚的电平均与的电平均与TTLTTL兼容，但输入不能够承受兼容，但输入不能够承受5V5V电压；电压；所有所有输出引脚输出引脚均为均为3.3V CMOS3.3V CMOS电平。电平。上拉电流上拉电流/ /下拉电流均为下拉电流均为100A100A；所有输出引脚的输出缓冲器驱动能力典型值是所有输出引脚的输出缓冲器驱动能力典型值是4mA4mA。

11、内部总线结构内部总线结构任意时刻同时发生的两种操作不能使用同一条任意时刻同时发生的两种操作不能使用同一条总线，因此，总线，因此，程序空间程序空间不能同时执行读写操作。不能同时执行读写操作。注意：注意：DSPDSP外部总线：即外部总线：即DSPDSP芯片与外扩存储器的芯片与外扩存储器的总线接口，包括总线接口，包括1919根地址线和根地址线和1616根数据线根数据线。 上述数据总线和地址总线均为上述数据总线和地址总线均为DSPDSP芯片内部总线，芯片内部总线，不是用于访问外扩存储器的总线。不是用于访问外扩存储器的总线。DSPDSP内部总线分为：内部总线分为：地址总线和数据总线地址总线和数据总线TM

12、S320F28x DSPTMS320F28x DSP处理器有两个独立的存储空间处理器有两个独立的存储空间，即，即片内存储器和外部存储器片内存储器和外部存储器，存储器的各个区，存储器的各个区块都块都统一映射到程序空间和数据空间统一映射到程序空间和数据空间，并且划分，并且划分为如下几部分为如下几部分 : :1 1）程序程序/ /数据存储器数据存储器:SARAM:SARAM、ROMROM、Flash Flash 2 2）CPUCPU的中断向量的中断向量：保留了保留了6464个地址作为个地址作为CPUCPU的的3232个个中断向量；中断向量； 3 3）保留区保留区：某些地址被保留作为：某些地址被保留作

13、为CPUCPU的仿真寄存的仿真寄存器使用。器使用。 存储器及其扩展接口存储器及其扩展接口内部存储空间包括：内部存储空间包括：外部接口分为外部接口分为5 5个区域：个区域： XINTFXINTF区域区域0 0、1 1、2 2、6 6和和7 7。当片内存储资源部够时，当片内存储资源部够时，外部存储器可以外部存储器可以通过外部接口通过外部接口XINTFXINTF来扩展来扩展XINTFXINTF接口信号接口信号XD(15:0)XD(15:0)1616位外部数据总线；位外部数据总线；XA(18:0)XA(18:0)1919位外部地址总线；位外部地址总线；片选信号片选信号 、 、 外部存储器写有效选通信号

14、；外部存储器写有效选通信号； 外部存储器读有效选通信号；外部存储器读有效选通信号；XR/ 低电平时表示处于写周期，高电平时表示处于读周期；XREADY数据准备输入信号；XMP/ XMP/ 微处理器微处理器/ /微计算机模式选择信号微计算机模式选择信号, ,通常是通常是MCMC模式模式； 外部DMA保持请求信号； 外部DMA保持确认信号；XCLKOUT源于SYSCLKOUT的时钟输出信号。2XZCS10ANDXZCS76ANDXZCSXWEXRDWMCXHOLDXHOLDAXINTF寄存器寄存器 寄存器名称寄存器名称地址地址大小大小(x16(x16位位) ) 描述描述XTIMING0XTIMIN

15、G00 x00000 x00000B20 0B20 2 2 XINTFXINTF时序寄存器时序寄存器, ,区区 0 0XTIMING1 XTIMING1 0 x00000 x00000B22 0B22 2 2 XINTFXINTF时序寄存器时序寄存器, ,区区 1 1XTIMING2XTIMING20 x00000 x00000B24 0B24 2 2 XINTFXINTF时序寄存器时序寄存器, ,区区 2 2XTIMING6 XTIMING6 0 x00000 x00000B2C 0B2C 2 2 XINTFXINTF时序寄存器时序寄存器, ,区区 6 6XTIMING7 XTIMING7

16、0 x00000 x00000B2E 0B2E 2 2 XINTFXINTF时序寄存器时序寄存器, ,区区 7 7XINTCNF2XINTCNF20 x00000 x00000B34 0B34 2 2 XINTF XINTF 配置寄存器配置寄存器XBANK XBANK 0 x00000 x00000B38 0B38 1 1 XINTF XINTF 控制寄存器控制寄存器时序寄存器时序寄存器XTIMINGxXTIMINGx主要用于设置读写时序参数主要用于设置读写时序参数 配置寄存器配置寄存器XINTCNF2XINTCNF2主要完成选择时钟，设置输入引主要完成选择时钟，设置输入引脚状态及写缓冲器深度

17、等脚状态及写缓冲器深度等 控制寄存器控制寄存器XBANKXBANK用于设置可增加周期的特定区，以及用于设置可增加周期的特定区，以及设置增加的周期数设置增加的周期数 CMD文件文件 命令文件即命令文件即CMDCMD（CommandCommand）是）是DSPDSP运行程序运行程序必不可少的文件，用于必不可少的文件，用于指定指定DSPDSP存储器分配存储器分配。 CMDCMD文件主要由两个伪指令构成，即文件主要由两个伪指令构成，即MEMORYMEMORY和和SECTIONSSECTIONS。 MEMORYMEMORY指令指令定义定义目标存储器的配置目标存储器的配置，SECTIONSSECTIONS

18、指令指令规定规定程序中各个段及其在存储器程序中各个段及其在存储器中的位置中的位置。MEMORY指令指令MEMORYPAGE0：name1attr：origin=constant，length=constant；PAGEn：namenattr：origin=constant，length=constant；1 1）PAGE 0PAGE 0为程序存储器，为程序存储器，PAGE 1PAGE 1以后为数据存储器；若不规定，则视为以后为数据存储器；若不规定，则视为PAGE 0 PAGE 0 。2 2）不同）不同PAGEPAGE上的存储区间可以取同样名字，相同上的存储区间可以取同样名字，相同PAGEPAG

19、E上的名字不能相上的名字不能相同；地址不许重叠同；地址不许重叠 。attrattr为任选项，有四个属性可以选择，分别是为任选项，有四个属性可以选择，分别是R R（可读）、（可读）、WW（可写）、（可写）、X X（可装入可执行代码）和（可装入可执行代码）和I I（可对存储器初始化）（可对存储器初始化） 3 3）originorigin规定存储区的起始地址，规定存储区的起始地址，lengthlength规定存储区的长度规定存储区的长度 CPUCPU定时器定时器28x28x系列系列DSPDSP中断中断28x28x的时钟和系统控制的时钟和系统控制第三章第三章 系统时钟与中断系统时钟与中断28x28x系

20、列系列DSPDSP时钟和系统控制电路包括时钟和系统控制电路包括振振荡器、锁相环、看门狗和工作模式选择荡器、锁相环、看门狗和工作模式选择等；等；锁相环和振荡器的作用是为锁相环和振荡器的作用是为DSPDSP芯片中的芯片中的CPUCPU及相关外设及相关外设提供可编程的时钟提供可编程的时钟 ；芯片内部的外设分为芯片内部的外设分为高速外设和低速外设高速外设和低速外设，可以设置不同的工作频率；可以设置不同的工作频率； 看门狗模块用于看门狗模块用于监控程序监控程序的运行状态，它是的运行状态，它是提高系统可靠性的重要环节提高系统可靠性的重要环节 。 28x28x的时钟和系统控制的时钟和系统控制锁相环单元锁相环

21、单元PLLPLL 锁相环锁相环Phase-Locked LoopPhase-Locked Loop（PLLPLL）；）； 通过软件程序实时地配置通过软件程序实时地配置CPUCPU系统时系统时钟和片内外设时钟；钟和片内外设时钟；PLLPLL禁止禁止，系统时钟等于，系统时钟等于XCLKINXCLKIN； PLLPLL旁路旁路（上电时默认配置，（上电时默认配置， PLLCRPLLCR寄存器为零），寄存器为零）， 系统系统 时钟等于时钟等于XCLKIN/2XCLKIN/2PLLPLL使能使能（PLLCRPLLCR寄存器中有一个非零值寄存器中有一个非零值n n），系统时钟），系统时钟 等于等于XCLKI

22、NXCLKIN的（的（n/2n/2）倍）倍 28x DSP28x DSP片上晶振电路模块允许采用片上晶振电路模块允许采用内部内部振荡器振荡器或或外部时钟源外部时钟源为为CPUCPU内核提供时钟内核提供时钟; ; 在使用片上晶振模块的内部振荡器时，应当在在使用片上晶振模块的内部振荡器时，应当在X1/XCLKINX1/XCLKIN和和X2X2两个引脚之间连上一个石英晶振，两个引脚之间连上一个石英晶振，典型典型的晶振频率是的晶振频率是30MHz30MHz。 采用外部时钟应把时钟信号采用外部时钟应把时钟信号直接接到直接接到X1/XCLKINX1/XCLKIN引脚引脚，X2X2引脚则必须悬空引脚则必须悬

23、空。看门狗单元，又称为看门狗单元，又称为看门狗定时器看门狗定时器WatchDogWatchDog Timer Timer（WDTWDT），其本质是一个定时器电路；），其本质是一个定时器电路；若使能看门狗单元，则在系统运行时，看门狗定时器自若使能看门狗单元，则在系统运行时，看门狗定时器自动计数；如果不能定时清除看门狗计数器（俗称动计数；如果不能定时清除看门狗计数器（俗称“喂狗喂狗”，或，或“踢狗踢狗”Kick DogKick Dog），那么看门狗定时器就会溢），那么看门狗定时器就会溢出从而引起看门狗中断，出从而引起看门狗中断，强行系统复位强行系统复位。看门狗单元可以防止系统程序发生死循环（俗称看

24、门狗单元可以防止系统程序发生死循环（俗称“程序程序跑飞跑飞”），），监测软件和硬件的运行状态，从而提高系统监测软件和硬件的运行状态，从而提高系统的可靠性的可靠性。看门狗单元看门狗单元28XDSP28XDSP芯片的看门狗计数器芯片的看门狗计数器WDCNTRWDCNTR为为8 8位，计位，计数器达到最大值数器达到最大值2 28 8-1=255 -1=255 时，看门狗模块输时，看门狗模块输出一个出一个DSPDSP系统复位脉冲系统复位脉冲 。喂狗操作：喂狗操作：在看门狗计数器达到最大值之前在看门狗计数器达到最大值之前向看门狗复位密钥寄存器向看门狗复位密钥寄存器WDKEYWDKEY先后写入先后写入0

25、x550 x55和和0 xAA0 xAA，则看门狗计数器清零，并自动开始，则看门狗计数器清零，并自动开始下一轮的递增计数；下一轮的递增计数；写入其他任何数据都会写入其他任何数据都会引起引起DSPDSP系统复位。系统复位。 CPUCPU定时器用于精确定时控制。定时器用于精确定时控制。TMS320F2812TMS320F2812内部有内部有3 3个个CPUCPU定时器；定时器；均为均为3232位的递减计数器位的递减计数器；定时器以系统时钟定时器以系统时钟SYSCLKOUTSYSCLKOUT作为定时时作为定时时钟；钟；CPU-Timer 0CPU-Timer 0可以在用户程序中使用可以在用户程序中使

26、用； CPU-Timer 1 CPU-Timer 1 和和CPU-Timer2CPU-Timer2留给实时操作留给实时操作系统使用系统使用 。 CPUCPU定时器定时器定时器结构框图定时器结构框图 CPUCPU定时器的中断周期值定时器的中断周期值T Ttimertimer = SYSCLKOUT = SYSCLKOUT * * ( TDDRH ( TDDRH：TDDR+1 )TDDR+1 ) * * ( PRDH ( PRDH：PRD )PRD )中断（中断（Interrupt）是硬件和软件驱动的事）是硬件和软件驱动的事件。件。中断信号使得中断信号使得CPU暂停目前执行的主程序暂停目前执行的主

27、程序，转而去执行一个中断服务子程序。，转而去执行一个中断服务子程序。28x系列系列DSP的中断可以由的中断可以由软件触发软件触发或或硬硬件触发件触发；DSP处理器内核共有处理器内核共有16根中断线，包括根中断线，包括 和和NMI两个两个不可屏蔽中断不可屏蔽中断和和INT1至至INT14等等14个个可屏蔽中断可屏蔽中断（均为低电平有效）（均为低电平有效） 28x28x系列系列DSPDSP中断中断2 28x8x中中断断源源 PIE中断扩展中断扩展 28x28x系列系列DSPDSP的的PIEPIE中断系统共分中断系统共分1212组组，每组，每组有有8 8个中断个中断复用复用1 1个个CPUCPU中断

28、。中断。F2812F2812的的PIEPIE中断系统采用三级中断机制：中断系统采用三级中断机制： PIE中断工作原理中断工作原理（以外设中断为例）（以外设中断为例） 1）当某外设产生中断时，该）当某外设产生中断时，该外设中断标志寄存器外设中断标志寄存器(IF)的的相应位被置相应位被置1；如果；如果外设中断使能外设中断使能(IE)寄存器寄存器相应的使相应的使能位也被置能位也被置1，则外设生成中断请求发送到，则外设生成中断请求发送到PIE控制器。控制器。（外设中断标志寄存器内的中断标志位必须用软件进行外设中断标志寄存器内的中断标志位必须用软件进行清除。）清除。） 2）相应的）相应的中断标志中断标志

29、PIEIFRx.y被置被置1；若若PIEIERx.y被被使能，且使能，且PIE中断确认位中断确认位PIEACKx被清零，则则被清零，则则PIE控控制器生成中断请求发送到制器生成中断请求发送到CPU。（。（PIE中断确认位中断确认位PIEACKx则需要手工清除则需要手工清除） 3）一旦向）一旦向CPU发出了中断请求，发出了中断请求，CPU级中断标志寄存级中断标志寄存器器(IFR)中对应中对应INTx的位将被置的位将被置1 ；CPU级中断使能寄级中断使能寄存器存器(IER)和和全局中断屏蔽位全局中断屏蔽位(INTM)都被使能时，都被使能时，CPU响应该中断请求。响应该中断请求。PIE级中断级中断软

30、件开发流程和工具软件开发流程和工具第四章第四章 TMS320X28XTMS320X28X软件开发软件开发流程和调试环境流程和调试环境 CCS集成开发环境的应用集成开发环境的应用 软件开发流程和工具软件开发流程和工具DSPDSP开发平台开发平台: :硬件平台硬件平台和和软件平台软件平台 ；硬件平台硬件平台: :目标板目标板+ +仿真器仿真器+ +计算机计算机；软件平台软件平台: :CCS(CodeComposerStudio) 。D S P 软 件 开 发 语 言 ：软 件 开 发 语 言 ： 汇 编 语 言汇 编 语 言 、C/C+编辑、汇编和链接过程编辑、汇编和链接过程 1 )工程项目的创建

31、工程项目的创建 2 ) 工程项目的编译和构建工程项目的编译和构建 3 ) 工程项目的调试工程项目的调试 CCSCCS集成开发环境的应用集成开发环境的应用 1)工程项目的创建工程项目的创建创建新的工程项目创建新的工程项目 ：主菜单“ProjectNew” ，用户自定义的路径里不能出现中文字符 。向工程项目添加文件向工程项目添加文件 ：首先复制头文件（.h）库文件（.lib）、命令文件(.cmd)和源文件(.c或.asm)四种文件到工程文件夹；然后，选择“Add Files to Project”向工程项目添加库文件（.lib）、命令文件(.cmd)和源文件(.c或.asm) ，选择主菜单“Pro

32、jectScan All File Dependencies”，系统自动将“*.h”文件添加到Include文件夹中 每个工程应该有一个源文件中包含main()函数 ；从工程项目中删除文件从工程项目中删除文件 ：选择“Remove from Project” .2)工程项目的编译和构建工程项目的编译和构建编译文件编译文件：主菜单“ProjectCompile File”构建工程项目构建工程项目分为增加性构建和全部重新构建 设置工程项目选项设置工程项目选项可以设置编译器和链接器的参数 3)工程项目的调试工程项目的调试装载可执行文件：装载可执行文件：主菜单“FileLoad Program” ，装

33、载扩展名为.out的输出文件 程序调试程序调试 ：运用多种程序调试手段，如设置断点、单步执行、全程运行、对CPU复位等，在程序运行过程中可以查看内存表和寄存器。用户可以通过选择主菜单“Debug”下的子菜单进行调试，也可以通过调试工具条的不同按钮来进行调试。 GPIO GPIO寄存器寄存器 输入输入/ /输出端口概述输出端口概述 第五章第五章 通用输入通用输入/ /输出端口（输出端口（GPIOGPIO） GPIOGPIO应用举例应用举例 u28xDSP的通用输入输出引脚的通用输入输出引脚GPIO 多为复用多为复用引脚，由引脚，由复用功能选择寄存器复用功能选择寄存器GPxMUX选择具选择具体功能

34、，可以将引脚设定为体功能，可以将引脚设定为外设外设IO ，也可以设，也可以设定为通用输入输出引脚（定为通用输入输出引脚（数字量数字量IO）；）；u功能控制寄存器功能控制寄存器： GPxMUX、 GPxDIR、GPxQUALu数据寄存器（对数字量数据寄存器（对数字量I/O进行操作）进行操作）： GPxSET寄存器设置每个引脚为高电平；寄存器设置每个引脚为高电平； GPxCLEAR清除每个引脚信号；清除每个引脚信号； GPxTOGGLE反转触发每个引脚信号；反转触发每个引脚信号； GPxDAT读写每个引脚信号读写每个引脚信号 。 输入输入/ /输出端口概述输出端口概述 复用功能选择寄存器复用功能选

35、择寄存器GPxMUX设置设置GPIO为数字为数字量量IO（某位（某位=0）或外设）或外设IO （某位（某位=1） ，复位时，复位时所有所有GPIO配置为数字量配置为数字量IO （所有位被置为（所有位被置为0）; 方向寄存器方向寄存器GPxDIR配置数字量配置数字量IO的输入的输入/输出方输出方向，当某一位为向，当某一位为0时，相应的引脚设定为输入，时，相应的引脚设定为输入，当某一位为当某一位为1时，相应的引脚设定为输出时，相应的引脚设定为输出，复位，复位时所有时所有GPIO引脚均设置为输入引脚均设置为输入 ； 数据寄存器数据寄存器GPxDAT是可读是可读/可写寄存器。读此可写寄存器。读此寄存器

36、将返回相应引脚上限定后的输入信号值，寄存器将返回相应引脚上限定后的输入信号值，写此寄存器将把值从相应的写此寄存器将把值从相应的IO引脚输出引脚输出 ； GPIOGPIO寄存器寄存器端口设置端口设置voidGpio_select(void)Uint16var1;Uint16var2;Uint16var3;var1=0 x0000;/setsGPIOMuxsasI/Osvar2=0 xFFFF;/setsGPIODIRasoutputsvar3=0 x0000;/setstheInputqualifiervaluesEALLOW;GpioMuxRegs.GPAMUX.all=var1;/将将GPI

37、O端口设置成数字量端口设置成数字量I/OGpioMuxRegs.GPADIR.all=var2;/将将GPIO端口设置为输出端口设置为输出GpioMuxRegs.GPAQUAL.all=var3;/设置设置GPIO输入限定值输入限定值EDIS; 通用定时器通用定时器 6.16.1事件管理器概述事件管理器概述 第六章 事件管理器(EV) PWM PWM电路电路 比较单元比较单元 事件管理器中断事件管理器中断 事件管理器概述 28x系列DSP芯片内包含两个事件管理器。每个事件管理器包含通用定时器、全比较PWM单元、捕获单元以及正交编码脉冲电路（QEP）全比较PWM单元产生脉宽调制信号可以控制直流电

38、机或步进电机的转速；捕获单元对光电编码器的输出信号进行测量可以计算电机的转速；正交编码脉冲电路根据增量编码器信号计算电机的旋转方向等信息。事件管理器内部结构事件管理器内部结构 数据总线 通用定时器输入信号:时钟信号,计数方向（增/减计数模式时） 输出信号:4路比较输出,启动A/D转换信号，下溢、上溢、比较匹配和周期匹配信号 ，计数方向指示 通用定时器的寄存器通用定时器的寄存器控制寄存器控制寄存器TxCONTxCON ：决定通用定时器的操作模：决定通用定时器的操作模式，例如式，例如选择计数模式选择计数模式、时钟时钟、预分频系数预分频系数、比比较寄存器的重装载条件较寄存器的重装载条件全局控制寄存器

39、全局控制寄存器GPTCONA/BGPTCONA/B：规定了：规定了通用定时通用定时器针对不同事件采取的动作器针对不同事件采取的动作，读取计数方向，读取计数方向 ，定义定义ADCADC的启动信号的启动信号比较寄存器比较寄存器TxCMPRTxCMPR ：与：与通用定时器的计数值不通用定时器的计数值不断比较断比较 ，匹配时，相应引脚跳变，请求中断，匹配时，相应引脚跳变，请求中断；周期寄存器周期寄存器TxPRTxPR: :决定定时器的计数周期决定定时器的计数周期 ；比较寄存器和周期寄存器是双缓冲的比较寄存器和周期寄存器是双缓冲的 ，任意时，任意时刻，都可以修改映像寄存器刻，都可以修改映像寄存器 通用定

40、时器的中断通用定时器的中断 u上溢中断上溢中断TxOFINTTxOFINT：当通用定时器的计数值：当通用定时器的计数值达到达到FFFFHFFFFH时，发生上溢事件时，发生上溢事件 ；u下溢中断下溢中断TxUFINTTxUFINT：当计数值达到：当计数值达到0000H0000H时时 ，发生下溢事件；，发生下溢事件； u比较匹配比较匹配TxCINTTxCINT：当计数值与比较寄存器中：当计数值与比较寄存器中的值相等时，发生比较匹配事件；的值相等时，发生比较匹配事件； u周期匹配周期匹配TxPINTTxPINT：当计数值与周期寄存器中：当计数值与周期寄存器中的值相等时，发生周期匹配事件的值相等时，发

41、生周期匹配事件 ；u发生以上事件会将相应中断标志置位，如果发生以上事件会将相应中断标志置位，如果外设中断未被屏蔽，则会产生一个外设中断外设中断未被屏蔽，则会产生一个外设中断请求请求 通用定时器的计数模式通用定时器的计数模式 u对对TxCON寄存器中的寄存器中的TMODE1TMODE0位进位进行设置，选择不同的计数模式行设置，选择不同的计数模式；u每个每个通用定时器都支持通用定时器都支持4种计数模式：种计数模式：停止停止/保持保持模式模式、连续递增计数模式连续递增计数模式、定向递增定向递增/递减计数递减计数模式模式和和连续递增连续递增/递减计数模式递减计数模式。u设置设置TxCON.6即即TEN

42、ABLE位位可以使能或禁止定可以使能或禁止定时器的计数操作时器的计数操作 ； 停止/保持计数模式：定时器停止操作，并保持当前状态，定时器的计数器、比较输出和预分频计数器中的值都保持不变 。 连续增计数模式连续增计数模式连续递增/递减计数模式 用通用定时器产生用通用定时器产生PWMPWM输出输出 u使用通用定时器产生使用通用定时器产生PWMPWM波形的步骤如下：波形的步骤如下：（1 1）根据）根据PWMPWM载波周期设置载波周期设置TxPRTxPR的值；的值；（2 2）设置）设置TxCONTxCON，选择计数模式、计数时钟源并启动操，选择计数模式、计数时钟源并启动操作；作；（3 3）将在线计算得

43、到的）将在线计算得到的PWMPWM脉冲宽度（占空比）装载入脉冲宽度（占空比）装载入TxCMPRTxCMPR。u在连续递增计数模式下，将期望的在连续递增计数模式下，将期望的PWMPWM周期除以通用周期除以通用定时器时钟周期，并减去定时器时钟周期，并减去1 1，得到的结果装入，得到的结果装入TxPRTxPR；在；在连续递增连续递增/ /递减计数模式下，将期望的递减计数模式下，将期望的PWMPWM周期除以周期除以2 2倍的定时器时钟周期，得到的值装入倍的定时器时钟周期，得到的值装入TxPRTxPR。u在运行期间，比较寄存器的值不断更新，新的比较值决在运行期间，比较寄存器的值不断更新，新的比较值决定新

44、的占空比定新的占空比。u每个每个EVEV模块各有模块各有3 3个全比较器，每个比较器对应两路个全比较器，每个比较器对应两路PWMPWM输出；输出；uEVAEVA模块中，全比较器的时钟由通用定时器模块中，全比较器的时钟由通用定时器1 1提供提供 ，EVBEVB模块中，全比较器的时钟由通用定时器模块中，全比较器的时钟由通用定时器3 3提供提供 ；u每个比较单元包括每个比较单元包括3 3个个比较寄存器比较寄存器CMPRxCMPRx，各带一个映，各带一个映像寄存器；像寄存器；1 1个个比较控制寄存器比较控制寄存器COMCONACOMCONA；1 1个个动作动作控制寄存器控制寄存器ACTRAACTRA；

45、6 6路带三态输出的路带三态输出的PWMPWM引脚引脚以及以及控制和中断逻辑控制和中断逻辑 ；u较单元的较单元的输入输入包括来自包括来自控制寄存器控制寄存器的控制信号，通用定的控制信号，通用定时器时器1 1的的时钟信号及下溢信号、周期匹配信号和复位信时钟信号及下溢信号、周期匹配信号和复位信号号。比较单元的。比较单元的输出信号输出信号是一个是一个比较匹配信号比较匹配信号，如果比，如果比较操作被使能的话，比较匹配信号将较操作被使能的话，比较匹配信号将中断标志中断标志置位，并置位，并在对应的在对应的PWMPWM引脚上产生跳变引脚上产生跳变 。比较单元比较单元结构比较单元结构 T1CONT1CONT1

46、PRT1PRDBTCONADBTCONA比较单元的工作过程比较单元的工作过程u通用定时器通用定时器1 1的计数值不断地与比较寄存器的的计数值不断地与比较寄存器的值进行比较，当发生匹配时，该比较单元的值进行比较，当发生匹配时，该比较单元的两个输出引脚发生跳变；两个输出引脚发生跳变；uACTRAACTRA寄存器定义在发生比较匹配时每个输寄存器定义在发生比较匹配时每个输出引脚为高有效电平或低有效电平；出引脚为高有效电平或低有效电平；PWMPWM单元由对称单元由对称/ /不对称波形发生器、可编程死不对称波形发生器、可编程死区单元区单元DBUDBU、PWMPWM输出逻辑和空间向量输出逻辑和空间向量SVP

47、WMSVPWM状态机组成；状态机组成；对称对称/ /不对称波形发生器与通用定时器中的波形不对称波形发生器与通用定时器中的波形发生器是相同的；发生器是相同的； PWM电路用比较单元和用比较单元和PWMPWM电路产生电路产生PWMPWM波形波形 u设置和装载设置和装载ACTRxACTRx；u若要使能死区功能，需要设置和装载若要使能死区功能，需要设置和装载DBTCONxDBTCONx；u初始化初始化CMPRxCMPRx；u设置和装载设置和装载COMCONxCOMCONx；u设置和装载设置和装载T1CONT1CON（对（对EVAEVA）/T3CON/T3CON（对对EVBEVB）、）、T1PRT1PR

48、，启动操作；，启动操作；u用在线计算得到的新值装载用在线计算得到的新值装载CMPRxCMPRx。当当EVEV模块中有中断产生时，模块中有中断产生时，EVEV中断标志寄存器中断标志寄存器相应事件的中断标志位置为相应事件的中断标志位置为1 1；如果标志位未被屏蔽，则外设中断扩展控制器如果标志位未被屏蔽，则外设中断扩展控制器PIEPIE将产生一个外设中断申请；将产生一个外设中断申请；当当CPUCPU响应外设中断申请时，所有被置位且使能响应外设中断申请时，所有被置位且使能的中断中具有最高优先级的外设中断向量将被装的中断中具有最高优先级的外设中断向量将被装载入载入PIVRPIVR外设寄存器中的中断标志必

49、须在中断服务子程序外设寄存器中的中断标志必须在中断服务子程序中用软件写中用软件写“1 1”将其清除。如果不能够成功地清将其清除。如果不能够成功地清除该位，将不能响应当前外设的下一个中断。除该位，将不能响应当前外设的下一个中断。 事件管理器中断中断包括比较中断、周期中断、上溢中断、下溢中断 ADC ADC模块的工作原理模块的工作原理第七章模数转换器第七章模数转换器(ADC)(ADC) ADCADC时钟预定标器时钟预定标器 ADCADC电源操作电源操作 ADCADC应用举例应用举例u ADCADC排序器有两个独立的排序器有两个独立的8 8状态排序器状态排序器(SEQl(SEQl和和SEQ2)SEQ

50、2)，它们，它们可以组成双排序器可以组成双排序器 , ,也可以级联成一个也可以级联成一个1616状态的单排序器状态的单排序器(SEQ)(SEQ)，即级联模式，即级联模式 ，将一系列的转换请求自动排序；，将一系列的转换请求自动排序；u每次收到启动转换信号（每次收到启动转换信号（SOCSOC）时，通过多路选择器选择任）时，通过多路选择器选择任意一个通道进行转换。模数转换结果被存储到对应的结果寄意一个通道进行转换。模数转换结果被存储到对应的结果寄存器内，第一个转换结果储存在存器内，第一个转换结果储存在ADCRESULT0ADCRESULT0内，第二个转内，第二个转换结果储存在换结果储存在ADCRES

51、ULT1ADCRESULT1内内u可以对同一个通道进行多次采样，即可以对同一个通道进行多次采样，即“重复采样重复采样”，或，或“过过采样采样”。“过采样过采样”得到的结果比单次采样转换结果分辨率得到的结果比单次采样转换结果分辨率高；高；u在双排序器顺序采样模式下，新的在双排序器顺序采样模式下，新的SOCSOC信号只能在当前排序信号只能在当前排序命令完成后才能得到响应。命令完成后才能得到响应。u如果如果SEQ1SEQ1和和SEQ2SEQ2启动转换命令同时发生，那么启动转换命令同时发生，那么SEQ1SEQ1启动转启动转换命令拥有优先执行权。换命令拥有优先执行权。 ADCADC模块的工作原理模块的工

52、作原理ADCADC模块的结构模块的结构 ADC模块特点模块特点u1212位模数转换内核位模数转换内核，内置双采样，内置双采样/ /保持器；保持器； u顺序采样模式或并行采样模式；顺序采样模式或并行采样模式；u模拟输入电压范围：模拟输入电压范围：0V0V3V3V；u快速的转换时间，快速的转换时间，最高采样率最高采样率12.5MSPS12.5MSPS；u1616通道模拟信号输入；通道模拟信号输入；u自动排序功能支持自动排序功能支持1616通道自动转换，转换通道由软件编通道自动转换，转换通道由软件编程选择程选择 ；u排序器可以工作在启动排序器可以工作在启动/ /停止模式，允许停止模式，允许ADAD转

53、换与多个转换与多个按时间排序的触发源同步；按时间排序的触发源同步；u双排序器模式下，双排序器模式下，EVAEVA和和EVBEVB触发源可独立触发转换；触发源可独立触发转换；u采样保持器的时间窗口有独立的预分频控制；采样保持器的时间窗口有独立的预分频控制；u 双排序器双排序器SEQ1SEQ1指向指向CONV00 CONV00 CONV07 ;CONV07 ;SEQ2SEQ2指向指向 CONV08 CONV08 CONVl5 CONVl5 级联排序级联排序SEQSEQ指向指向CONV00 CONV00 CONVl5;CONVl5;1616位的位的输入通道选择序列控制寄存输入通道选择序列控制寄存器器

54、ADCCHSELSEQxADCCHSELSEQx（x=1,2,3,4x=1,2,3,4），被分成了，被分成了4 4组功能位组功能位CONVxxCONVxx，定了要进行采样的引脚；定了要进行采样的引脚；双排序和级联排序双排序和级联排序例例7-17-1：假设假设SEQ1SEQ1要完成要完成7 7个通道的个通道的A/DA/D转换转换（通道（通道2 2，3 3，2 2，3 3，6 6，7 7，1212经过自动排序经过自动排序后转换）。后转换）。则则MAXCONV1MAXCONV1的值应设为的值应设为6 6，ADCCHSELSEQnADCCHSELSEQn寄存器的设置如下：寄存器的设置如下：顺序采样就是

55、按照顺序一个通道一个顺序采样就是按照顺序一个通道一个通道的进行采样，通道的进行采样，例如例如ADCINA0ADCINA0，ADCINA1ADCINA1ADCINA7ADCINA7，ADCINB0ADCINB0，ADCINB1ADCINB1ADCINB7ADCINB7；并行采样，是一对通道一对通道地进并行采样，是一对通道一对通道地进行采样行采样，即，即ADCINA0ADCINA0和和ADCINB0ADCINB0同时同时采样，采样，ADCINA1ADCINA1和和ADCINB1ADCINB1同时采样同时采样，ADCINA7ADCINA7和和ADCINB7ADCINB7同时采样同时采样。顺序采样和并

56、行采样顺序采样和并行采样 顺序顺序采样时采样时，CONVxxCONVxx的的4 4位均用来定义输入引位均用来定义输入引脚，最高位为脚，最高位为0 0说明采样的是说明采样的是A A组，组，1 1说明采样的说明采样的是是B B组。低组。低3 3位定义偏移量，决定了某一组内的特位定义偏移量，决定了某一组内的特定引脚。例如，定引脚。例如，CONVxxCONVxx的数值的数值0101b0101b说明选择说明选择的输入通道是的输入通道是ADCINA5ADCINA5引脚。引脚。CONVxxCONVxx的数值的数值1011b1011b，说明选择的输入通道是，说明选择的输入通道是ADCINB3ADCINB3引脚

57、引脚； 并行采样时并行采样时，CONVxxCONVxx的最高位被舍弃，只有低的最高位被舍弃，只有低3 3位的数据有效，例如位的数据有效，例如CONVxxCONVxx的数值的数值01010101b b，则，则对对ADCINADCINA5A5和和ADCINADCINB5B5同时进行采样同时进行采样 ，转换的，转换的结果被储存在结果被储存在相邻相邻的两个结果储存器中的两个结果储存器中 。并行采样双排序器模式初始化 AdcRegsAdcRegsADCTRL3.bit.SMODE_SEL=1ADCTRL3.bit.SMODE_SEL=1； / /设置并行采样模式设置并行采样模式AdcRegs. ADCT

58、RL1.bit.SEQ_CASC=0AdcRegs. ADCTRL1.bit.SEQ_CASC=0； / /设置双排序器模式设置双排序器模式 AdcRegsAdcRegsADCMAXCONVADCMAXCONVall=0 x0033all=0 x0033； / /每个排序器最大采样通道数为每个排序器最大采样通道数为4 4，共，共8 8个序列，个序列，1616路路AdcRegsAdcRegsADCCHSELSEQlADCCHSELSEQlbitbitCONV00=0 x0CONV00=0 x0； / /采样采样ADCINA0ADCINA0和和ADCINB0ADCINB0AdcRegsAdcReg

59、sADCCHSELSEQ3ADCCHSELSEQ3bitbitCONV11=0 x7CONV11=0 x7； / /采样采样 ADCINA7ADCINA7和和ADCINB7ADCINB7并行采样级联排序模式初始化 AdcRegsAdcRegsADCTRL3.bit.SMODE_SEL=1ADCTRL3.bit.SMODE_SEL=1； / /设置并行采样模式设置并行采样模式AdcRegs. ADCTRL1.bit.SEQ_CASC=1AdcRegs. ADCTRL1.bit.SEQ_CASC=1； / /设置级联排序模式设置级联排序模式 AdcRegsAdcRegsADCMAXCONVADCM

60、AXCONVall=0 x0007all=0 x0007； / /每个排序器最大采样通道数为每个排序器最大采样通道数为8 8，1616路路AdcRegsAdcRegsADCCHSELSEQlADCCHSELSEQlbitbitCONV00=0 x0CONV00=0 x0； / /采样采样ADCINA0ADCINA0和和ADCINB0ADCINB0AdcRegsAdcRegsADCCHSELSEQ3ADCCHSELSEQ3bitbitCONV11=0 x7CONV11=0 x7； / /采样采样 ADCINA7ADCINA7和和ADCINB7ADCINB7顺序采样双排序器模式初始化 AdcReg