计算机原理与接口技术

1、2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13微机系统中存储器的配置微机系统中存储器的配置2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13 双极型存储器、双极型存储器、MOSMOS型存储器型存储器2022-4-132022-4-132022-4-132022-4-13存储器的分类及选用存储器的分类及选用按按存存储储介介质质分分类类半

2、导体半导体存储器存储器磁介质存储器磁介质存储器光存储器光存储器Multi-SRAMNV-SRAMFIFOCache双极型：存取速度快，但集成度低，一般用于大双极型：存取速度快，但集成度低，一般用于大 型计算机或高速微机中；型计算机或高速微机中；MOS型型掩膜掩膜ROM一次性可编程一次性可编程PROM紫外线可擦除紫外线可擦除EPROM电可擦除电可擦除E2PROM可编程只读存储器可编程只读存储器FLASH读写读写存储器存储器RAM只读只读存储器存储器ROM（按读（按读写功能写功能分类分类)（按器（按器件原理件原理分类）分类）静态静态SRAM动态动态DRAM： 集成度高但存取速度较低集成度高但存取速

3、度较低 一般用于需要较大容量的场合。一般用于需要较大容量的场合。速度较快，集速度较快，集成度较低，一成度较低，一般用于对速度般用于对速度要求高、而容要求高、而容量不大的场合。量不大的场合。(按存储按存储原理分原理分类类)2022-4-132022-4-13注意存储器的容量以注意存储器的容量以字节字节为单位，而存储芯为单位，而存储芯片的容量以片的容量以位位为单位。为单位。2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13地址译码器存储矩阵数据缓冲器012n-101m控

4、制逻辑CSR/Wn位地址m位数据存储芯片组成示意图存储芯片组成示意图2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13静态静态RAM的六管基本存储单元的六管基本存储单元集成度集成度低低，但速度，但速度快快，价格高，常用做价格高，常用做Cache。1.T1和和T2组成一个组成一个双稳态双稳态触发器触发器，用于保存数据。，用于保存数据。T3和和T4为负载管。为负载管。2.如如A点为数据点为数据D，则，则B点点为数据为数据/D。T1T2ABT3T4+5VT5T63.行选择行选择线有效（高电线有效（高电 平）平）时，时，A 、B处的数据信处的数

5、据信息通过门控管息通过门控管T5和和T6送送至至C、D点。点。行选择线行选择线CD列选择线列选择线T7T8I/OI/O4.列选择列选择线有效（高电线有效（高电 平）平）时，时，C 、D处的数据信处的数据信息通过门控管息通过门控管T7和和T8送送至芯片的数据引脚至芯片的数据引脚I/O。2022-4-132022-4-13动态动态RAM的单管基本存储单元的单管基本存储单元集成度集成度高高，但速度较，但速度较慢慢，价格低，一般用作，价格低，一般用作主存主存。行选择线行选择线T1B存储存储电容电容CA列选列选择线择线T2I/O1. 电容上存有电荷时，表示存储电容上存有电荷时，表示存储数据数据A为逻辑为

6、逻辑1；2. 行选择线有效时，数据通过行选择线有效时，数据通过T1送至送至B处；处；3. 列选择线有效时，数据通过列选择线有效时，数据通过T2送至芯片的数据引脚送至芯片的数据引脚I/O；4. 为防止存储电容为防止存储电容C放电导致数放电导致数据丢失，必须定时进行刷新；据丢失，必须定时进行刷新；5. 动态刷新时行选择线有效，而动态刷新时行选择线有效，而列选择线无效。（刷新是逐行列选择线无效。（刷新是逐行进行的。）进行的。）刷新放大器刷新放大器2022-4-132022-4-13 6 2 6 4 VC C W E C E2 A8 A9 A11 O E A1 0 C E1 I/O7 I/O6 I/O

7、5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 1 0 11 1 2 1 3 1 4 2 8 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 N C A1 2 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 G N D A0 A1 2 I/O0 I/O1 2 C E1 C E2 W E O E 地 址 线 双 向 数 据 线 片 选 线1 片 选 线2 写 允 许 线 读 允 许 线 2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13202

8、2-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13OEPGM/CE2022-4-132022-4-13PGM/CEOE2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13CEOEWE2022-4-132022-4-13CEOEWE工作方式工作方式VPPA9A0DQ0DQ7只读只读方式方式读读LLHVPPLA9A0数据输出数据输出备用备用HVPPL

9、高阻高阻输出禁止输出禁止LHHVPPLL高阻高阻厂码识别厂码识别LLHVPPLVIDL厂码输出厂码输出器件识别器件识别LLHVPPLVIDH标识输出标识输出读读/写写方式方式读读LLHVPPHA9A0数据输出数据输出备用备用HVPPH高阻高阻输出禁止输出禁止LHHVPPH高阻高阻编程编程LHLVPPH数据输入数据输入VID可以是地电位，通过一个电阻直接接地，或者使可以是地电位，通过一个电阻直接接地，或者使V。VPPL是满足芯片编程要求的编程电压，是满足芯片编程要求的编程电压，11. 4V12.6V。VPPH是标识码读出的激活电压，要求是标识码读出的激活电压，要求11.5V13.0V2022-4

10、-132022-4-13命令命令第一周期第一周期第二周期第二周期指令操作指令操作地址地址数据数据指令操作指令操作地址地址数据数据读存储单元读存储单元写操作写操作00/FFH读操作读操作注注注注擦除启动擦除启动/擦除擦除写操作写操作20H写操作写操作20H擦除校验擦除校验写操作写操作注注A0H读操作读操作注注编程启动编程启动/编程编程写操作写操作40H写操作写操作注注注注编程校验编程校验写操作写操作C0H读操作读操作注注复位复位写操作写操作FFH写操作写操作FFH 为被校验单元的地址，为被校验单元的地址， 为被读存储单元的地址，为被读存储单元的地址， 为被为被写入存储单元的地址，写入存储单元的地

11、址， 为从指定存储单元读出的数据，为从指定存储单元读出的数据， 为被校验存储单元的数据，为被校验存储单元的数据， 为要写入的数据，为要写入的数据， 为被编程为被编程存储单元的数据存储单元的数据2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13主板速主板速度度微处理器微处理器速度速度DRAM类型类型DRAM速度速度应用应用时间时间5MHz66MHz5MHz200MHzFPM DRAMEDO DRAM5MHz16MHz1981199666 MHz200MHz600MHzPC66 SDRAM66 MHz19972000100MHz500MHz

12、以以上上PC100SDRAM100MHz19982000133MHz600MHz以以上上PC133SDRAM133MHz199920022022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13存储芯片存储芯片存储模块存储模块存储体存储体 进行进行位扩展位扩展 以实现按字节编以实现按字节编址的结构址的结构 进行进行字扩展字扩展 以满足总容量以满足总容量的要求的要求存储体、地址译码、存储体、地址译码、数据缓冲和读写控制数据缓冲和读写控制 位扩展：位扩展：因每个字的位数不够而扩展数据输出线的数目；因每个字的位数不够而扩展数据输出线的数目；字扩展字扩

13、展：因总的字数不够而扩展地址输入线的数目，所以也称为因总的字数不够而扩展地址输入线的数目，所以也称为地址扩展；地址扩展；2022-4-132022-4-13存储芯片的位扩展：存储芯片的位扩展：64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用用64K1bit的芯片扩展实现的芯片扩展实现64KB存储器存储器进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个形成整个模块的地址线和控制线，而各芯片的模块的地址线和控制线，而各芯片的数据线并列（位线扩展）数据线并

14、列（位线扩展）形形成整个模块的数据线（成整个模块的数据线（8bit宽度）。宽度）。 A0 A15R/WCS等效为等效为64K*8A0 A15D0 D7R/WCS1. 存储器容量的扩展存储器容量的扩展2022-4-132022-4-13存储芯片的字扩展：存储芯片的字扩展：用用8K8bit的芯片扩展实现的芯片扩展实现64KB存储器存储器D0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8译译码码器器Y0Y1Y7A13 A14 A15 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有

15、芯片的地址线、控制线和数据地址线、控制线和数据线互连线互连形成整个模块的低位地址线、控制线和数据线形成整个模块的低位地址线、控制线和数据线 ， CPU的的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线线 片选线片选线 。 A0 A12R/W64K*8A0 A15D0 D7R/WCS等效为等效为2022-4-132022-4-132. 存储器模块设计存储器模块设计q确定芯片确定芯片型号及数量型号及数量 根据容量、速度、价格、功耗等要求，确定芯片根据容量、速度、价格、功耗等要求，确定芯片的具体型号和数量。如考虑选用的具体型号和数量

16、。如考虑选用SRAM还是还是DRAM，是否需要，是否需要E2PROM、FLASH等等。等等。思考：思考：若要求若要求扩展扩展64K容量的内存，以下几种选择哪种最优？容量的内存，以下几种选择哪种最优？ 64K 1的芯片数量的芯片数量N=(64K 8)/(64K 1)=1 8片片;需位扩展需位扩展 8K 8的芯片数量的芯片数量N=(64K 8)/(8K 8)=8 1片；片；需字扩展需字扩展 16K 4的芯片数量的芯片数量N=(64K 8)/(16K 4)=4 2片；片；需字位扩展需字位扩展芯片的芯片的种类和数量种类和数量应越少越好；在芯片数量相同的情应越少越好；在芯片数量相同的情况下应考虑总线的况

17、下应考虑总线的负载能力负载能力和系统连接的和系统连接的复杂性。复杂性。从总线负载和系统连接来看，第二种选择最好。从总线负载和系统连接来看，第二种选择最好。2022-4-132022-4-13存储器模块设计存储器模块设计q内存地址空间的分配内存地址空间的分配 在在PC机中，大部分存储区域已被系统使用或被机中，大部分存储区域已被系统使用或被系统保留，用户扩展存储器可选择的地址范围一系统保留，用户扩展存储器可选择的地址范围一般落在般落在0C0000H 0DFFFFH范围内。当然，实范围内。当然，实际设计时，还需要考虑系统的具体配置，以及是际设计时，还需要考虑系统的具体配置，以及是否需要设置选择开关来

18、在改变扩展存储器的地址否需要设置选择开关来在改变扩展存储器的地址范围。范围。 用户扩展用户扩展存储器地址空间存储器地址空间的范围决定了存储芯片的范围决定了存储芯片的的片选信号片选信号的实现方式。的实现方式。2022-4-132022-4-13存储器模块设计存储器模块设计另外，如果系统中数据总线的宽度大于另外，如果系统中数据总线的宽度大于8bit，如，如8086微处理器系统，为了能同时进行微处理器系统，为了能同时进行8位和位和16位操作，位操作，还应该设计还应该设计高位库和低位库高位库和低位库。 即根据选定存储芯片的特点确定其即根据选定存储芯片的特点确定其字位扩展方式字位扩展方式：通常各存储芯片

19、上的通常各存储芯片上的地址线及读写控制线均互连地址线及读写控制线均互连，而，而数据线和片选线数据线和片选线的连接方式需根据具体情况确定。的连接方式需根据具体情况确定。设计较大容量存储器时宜选用容量为设计较大容量存储器时宜选用容量为N1的存储的存储芯片芯片进行位扩展进行位扩展，而，而不选用字扩展不选用字扩展，为什么？，为什么？2022-4-132022-4-13存储器模块设计存储器模块设计地址总线的地址总线的低位地址线低位地址线直接与各存储芯片的地址线连接。所直接与各存储芯片的地址线连接。所需需低位地址线的数目低位地址线的数目N与存储芯片容量与存储芯片容量L的关系：的关系：L2N。片选信号可以采

20、用片选信号可以采用线译码、部分译码和全译码线译码、部分译码和全译码等三种方等三种方式（或三种方式的组合）来实现。式（或三种方式的组合）来实现。 线译码线译码 部分译码部分译码 全译码全译码每组芯片使用一根地址线作片选；每组芯片使用一根地址线作片选；只有部分高位地址线参与译码形成片选信号；只有部分高位地址线参与译码形成片选信号；全部高位地址线都参与译码形成片选信号；全部高位地址线都参与译码形成片选信号；地址信号不完全确地址信号不完全确定，所以存在地址定，所以存在地址重叠问题，浪费寻重叠问题，浪费寻址空间，并可能导址空间，并可能导致误操作；致误操作；地址总线余下的地址总线余下的高位地址线高位地址线

21、经译码后，做各存储芯片的经译码后，做各存储芯片的片选片选。通常通常M/IO信号也参与片选译码信号也参与片选译码2022-4-132022-4-13例例设某系统地址总线宽度为设某系统地址总线宽度为20bit，数据总线宽度为，数据总线宽度为8bit。现采用现采用8K8芯片实现32KB扩展存储器，要求其扩展存储器，要求其地址从地址从0C0000H 开始开始，试画出该扩展存储器与系统三总线的试画出该扩展存储器与系统三总线的连接方式。连接方式。扩展存储器共需要扩展存储器共需要8K 8的的存储芯片数量存储芯片数量N(32K 8)/ (8K 8)=4 1片片数据线数据线：不要位扩展，芯片数据线互连后与系统数

22、据线连接：不要位扩展，芯片数据线互连后与系统数据线连接读写控制线读写控制线：所有芯片的读：所有芯片的读/写线分别互连后与系统相连写线分别互连后与系统相连低位地址线低位地址线：8K容量的存储芯片需要容量的存储芯片需要13根地址线进行字选，所根地址线进行字选，所有芯片地址线互连后与系统的低有芯片地址线互连后与系统的低13位地址线（位地址线（A0A12）连接；）连接；高位地址线高位地址线：剩余的：剩余的7根系统地址线（根系统地址线（A13 A19）可用于产生所）可用于产生所需的需的4根片选线；根片选线；2022-4-132022-4-13（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBC

23、S1111A13A14A16A15A0A12线选结构示意图线选结构示意图线选法线选法 当存储器容量不大，所使用的存储芯片数量不多，而当存储器容量不大，所使用的存储芯片数量不多，而CPUCPU寻址寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，片的片选信号，每一根地址线选通一块芯片，这种方法称为选每一根地址线选通一块芯片，这种方法称为选法。法。2022-4-132022-4-134个片选信号必须使用个片选信号必须使用4根地址线，电路结构简单，缺点是：根地址线，电路结构简单，缺点是：u 系统必须保证系统必须保证A16A1

24、3不能同时为有效低电平；不能同时为有效低电平；u 同部分译码法一样，因为最高段地址信号（同部分译码法一样，因为最高段地址信号（ A19 A15 ） 不参与译码，也存在地址重叠问题；不参与译码，也存在地址重叠问题；A13 A16A14 A15思考：试写出各芯片占用的地址空间。思考：试写出各芯片占用的地址空间。R/WD0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07 8KB(2)CS 8KB(1)CS 8KB(8)CS 2-4译码器译码器A0A12A13A14Y0Y1Y32022-4-132022-4-13芯片芯片A19 A15 A14A13A12 A0地址空间

25、（顺序方式）地址空间（顺序方式）000000000000000 1111111111111011011与全译码方式的唯一区别是：系统最高段地址信号（与全译码方式的唯一区别是：系统最高段地址信号（ A19A15 ）不参与片选译码，即这几位地址信号可以为任何值。不参与片选译码，即这几位地址信号可以为任何值。共占用共占用25组地组地址址00000110001111111000110001100000000H01FFFHC0000HC1FFFHF8000HF9FFFH造成造成地址地址空间空间的重的重叠叠C2000HC3FFFHC4000HC5FFFHC6000HC7FFFH2022-4-132022-

26、4-13 8KB(2)CS 8KB(1)CS 8KB(8)CS译码器译码器A0A12A13A19Y0Y1Y32022-4-132022-4-13芯芯 片片A19 A15 A14A13A12A0地址空间（顺序方式）地址空间（顺序方式）C0000HC1FFFHC2000HC3FFFHC4000HC5FFFHC6000HC7FFFH全译码方式下，系统的全译码方式下，系统的每一条地址线都应该参与译码。每一条地址线都应该参与译码。设该扩设该扩展存储器占用展存储器占用0C0000H开始开始的一段连续地址空间，则可用下表的一段连续地址空间，则可用下表表示系统地址信号与各芯片所占地址空间的关系：表示系统地址信

27、号与各芯片所占地址空间的关系：000000000000011111111111111100000110000111000101100011从该表中可以看出：从该表中可以看出： 低位地址线低位地址线A12A0应直接接在存储芯片上，寻址片内应直接接在存储芯片上，寻址片内8K单元；单元；次高位地址线次高位地址线A14A13译码后产生片选信号区分译码后产生片选信号区分4个存储芯片；个存储芯片；最高位地址线最高位地址线A19A15及控制信号及控制信号M/(/IO)可用作片选信号有效的可用作片选信号有效的使能控制。使能控制。2022-4-132022-4-13D0 D7A0 A128K*8D078K*8D

28、078K*8D07CS1 8K*8D07用门电路完成片选译用门电路完成片选译码，电路结构看起来比码，电路结构看起来比较复杂。较复杂。A19 A18 A17A16 A13 A14 A15 M/IOR/W2022-4-132022-4-13用译码器代替门电路用译码器代替门电路完成片选译码，电路工完成片选译码，电路工作稳定，结构简练。作稳定，结构简练。24译码器译码器CSR/WD0 D7A0 A12A19 A18 A17A16 A13 A14 A15 M/IO8K*8D078K*8D078K*8D07CS1 8K*8D072022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H2000H3FFFH4000HROM区RAM区 地址分配图地址分配图 根据所采用的存储芯片根据所采用的存储芯片容量，可画出地址分配图；容量，可画出地址分配图；地址分配表。地址分配表。 确定译码方法并画出相确定译码方法并画出相应的地址位图。应的地址位图。 根据地