第12章组合逻辑电路分析与设计

1、第十二章第十二章 组合逻辑电路分析与设计组合逻辑电路分析与设计确定确定Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.反演律反演律反演律反演律ABABABY001 100111001=A B.A B.Y = AB AB .AB.BAYA B = AB +AB=A B =1ABY逻辑符号逻辑符号=A BABY001 100100111Y&1.BA&C101AA=AC +BCY=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号Y&1.BA&C001设：设：C=0选通选通B信号信号B=AC +BCY=AC BC练习：分析该电路的逻辑功能&

2、1ABCLP&1ABCLP练习：分析该电路的逻辑功能解：第一步第一步：由逻辑图逐级写出表达式第二步第二步：化简与变换第三步第三步：由表达式列出真值表ABCP CPBPAPL ABCCABCBABCA CBAABCCBAABCCBAABCL )( 第四步第四步：分析逻辑功能 当A、B、C三个变量不一致时，输出为“1”，所以这个电路称为“不一致电路”。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表真值表2 加法器加法器0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器

3、实现A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABAS.ABSCABC 输入输入-1表示低位来的进位表示低位来的进位AiBiCi-1SiCi1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 11ii1iiiiiCACBBAC1iiiiCBAS&=11CiSi&如何利用半加器构成全加器？1BiAiCi-1SiCICOB3A

4、3C3 3C4 4S3CICOB2A2C2 2C3S2CICOB1A1C1C2S1CICOB0A0C0 0=0=0C1S0串行进位并行加法器串行进位并行加法器例：用4个全加器实现两个4位二进制加法器 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。 0 0 01 0 0I0I1I2I3I5I6I输入输入输输 出出Y2 Y1 Y0Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I

5、1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I710000000111I7I6I5I4I3I1I2Y2Y1Y0Y2 Y1 Y0 YS YEXI0 I1 I2 I3 I4 I5 I6 I7S1 1 1 1 11 1 1 0 10 0 0 1 00 0 1 1 00 1 0 1 00 1 1 1 01 0 0 1 01 0 1 1 01 1 0 1 01 1 1 1 0 x x x x x x x x1 1 1 1 1 1 1 1x x x x x x x 0 x x x x x x 0 1x x x x x 0 1 1x x x x 0 1 1 1x

6、x x 0 1 1 1 1x x 0 1 1 1 1 1x 0 1 1 1 1 1 10 1 1 1 1 1 1 11000000000输输 出出输输 入入74LS148功能表功能表的状态加以区分和，用种出现作用有信号，其他输入不起，一旦优先级高的输入到优先级是时，输入不起作用。EXSYYYYYIIS1113101207反码输出 Ys YEX Y0 Y1 Y2 G2 G3 G1 I0 I1 I2 I3 I4 I5 I6 I7 S&1&1&1&111111111111SIIIIIIIIIIYSIIIIIIIIYSIIIIY7656436421076543542176542GND Y Y ST I

7、 I I I12765400123EXSCCY I I I I Y YU16 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS148管脚图例如，计算机中访问某个地址或者访问某个外设，首先是经过译码，找到被访问的设备和地址，然后再根据具体要求完成相应操作。两个输入量二进制译码电路S SB m0 B m0A A m1 m1 m2 m2 m3 m3&11&111 输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0

8、0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B CCBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC标准译码器74LS138电路分析。74LS138是3-8译码器，电路如图所示。 G0 Y0 G1 Y1S1 G2S2 Y2S3 GS G3 Y3 G4 Y4 G5 A0 Y5 G6

9、 A1 Y6 G7 A2 Y7&1111&11&17012760126501254012430123201221012100120mAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAY1 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0 x x xx x x0 0 00 0 10 1 00 1 11 0 01 0 11 1

10、01 1 1x1000000000 x11111111Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A2 A1 A0S2+S3S1输输 出出输输 入入3-8译码器功能表译码器功能表。输出端被封锁在高电平译码器被禁止，所有的正常工作状态。否则，处于输出为高电平，译码器时，是附加控制端，当和、sGSSSSSS013213210AS2-42-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE +Ucc(5V) R2 R5 R1 UC2 T3 T4 F A T2 B T1E T5 D R3 R4&YEBA逻辑符号逻辑符号 0 高阻高阻0 0 1 1 0 1 1 1 1 0

11、 1 11 1 1 0ABEY1E0EABY 功能表功能表总线总线时时，当当 0 S00总线总线0AS2-42-4线译码器线译码器ABCDAEBECEDE0Y1Y2Y3Y1A脱离总线脱离总线数据数据二二 十十进进制制代代码码gfedcba （ 由七段发光二极管构成由七段发光二极管构成例：例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefgQ3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制

12、代代码码100101111117个个4位位gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9BS204A0A1A2A3CT74

13、LS247CT74LS247+5V来来自自计计数数器器七段译码器和数码管的连接图七段译码器和数码管的连接图5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT 74LS247CT74LS247型译码型译码器的外引线排列图器的外引线排列图abcdefg例例: :试用与非门设计一个三变量表决器。试用与非门设计一个三变量表决器。A A、B B、C C三者中多数同意，三者中多数同意，提案通过，否则提案不被通过。提案通过，否则提案不被通过。解：方案一：同意用解：方案一：同意用1 1表示，不同意用表示，不同意用0 0表示；通

14、过用表示；通过用1 1表示，不表示，不通过用通过用0 0表示。表示。A B CA B CF F0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 10 00 00 01 10 01 11 11 1FABBCCAAB BC CAA AB BB BC CC CA AF F& & & & &FABBCCAAB BC CAn方案二：同意用方案二：同意用0 0表示，不同意用表示，不同意用1 1表示；通过用表示；通过用1 1表表示，不通过用示，不通过用0 0表示。表示。练习：练习：用与非门设计一个举重

15、裁判表决电路。设举重比赛有用与非门设计一个举重裁判表决电路。设举重比赛有3 3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。功的灯才亮。解：解：第一步第一步：分析要求：分析要求 设主裁判为变量设主裁判为变量A A，副裁判分别为，副裁判分别为B B和和C C；表示成功与；表示成功与否的灯为否的灯为Y Y，根据逻辑要求列出真

16、值表。，根据逻辑要求列出真值表。 第二步第二步：列真值表：列真值表 第三步第三步：写出逻辑表达式并化简。：写出逻辑表达式并化简。ABCCABCBAmmmY765ACABY第四步第四步：画逻辑图：画逻辑图0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C00000111 L 真值表真值表注注将化简后的与或逻辑表达式将化简后的与或逻辑表达式转换为与非形式转换为与非形式 交通信号灯在正常情况下，交通信号灯在正常情况下，(R)亮亮停车，停车，(Y)亮亮准备，准备，(G)亮亮通行。正通行。正常时，只有一个灯亮。如果灯全不亮或全亮或常时，只有一个灯亮。如果灯全不亮或

17、全亮或两个灯同时亮，都是故障。两个灯同时亮，都是故障。输入信号三个，输出信号一个输入信号三个，输出信号一个 (RYGGRYGYRYGRGYRFRYGRYGGYRFYGG)R(YGYRRGG)R(YGYRF 0 0 0 1 G 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1FGYR&11&11ABC BABABAGiiiiiiiiBAL Ai Bi Li Gi Mi0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 iiiBAM ABC 1&1112.3 组合逻辑电路的竞争组合逻辑电路的竞争-冒险冒险n一个门电路只要

18、有两个输入信号同时向相反一个门电路只要有两个输入信号同时向相反方向变化方向变化(即由即由01变为变为 10,或者相反或者相反),其输出其输出端就可能产生干扰脉冲。端就可能产生干扰脉冲。边沿不陡竞争产生尖脉冲边沿不陡竞争产生尖脉冲FABFABt1t2VTVT1、竞争、竞争-冒险及其成因冒险及其成因n竞争：竞争：门电路的两个输入端同时向相反的逻辑门电路的两个输入端同时向相反的逻辑电平变化的现象称为竞争。电平变化的现象称为竞争。n冒险：冒险：由于竞争，电路的输出端就可能出现暂由于竞争，电路的输出端就可能出现暂短的错误输出，即出现了不应有的窄脉冲或称短的错误输出，即出现了不应有的窄脉冲或称尖峰脉冲，这种现象称为冒险。尖峰脉冲，这种现象称为冒险。 n冒险的危害冒险的危害在于它可能使后