高吉祥 数电 第四版第4章

1、第四章第四章 触发器触发器4.1 概述概述4.2 电平型基本电平型基本RS触发器触发器4.3 时钟控制的电平触发器时钟控制的电平触发器(同步触发器同步触发器)4.4 主从触发器主从触发器4.5 边沿触发器边沿触发器4.6 CMOS触发器触发器4.7 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法4.8 不同类型触发器之间的转换不同类型触发器之间的转换4.9 触发器的动态参数触发器的动态参数4.1 4.1 概述概述 时序逻辑电路时序逻辑电路 一种具有记忆功能的基本逻辑单元一种具有记忆功能的基本逻辑单元触发触发器器(FlipFlop)。能够存储一位二值信号的基本单元。能够存储一位二值信号

2、的基本单元电路统称为电路统称为触发器触发器。 为实现记忆一位二值信号的功能，触发器具为实现记忆一位二值信号的功能，触发器具备备两个基本特点两个基本特点： (1) 具有两个能自行保持的稳定状态，用来具有两个能自行保持的稳定状态，用来表示逻辑状态的表示逻辑状态的0和和1，或二进制数的，或二进制数的0和和1。 (2)根据不同输入信号可置成根据不同输入信号可置成1或或0状态。状态。 根据逻辑功能根据逻辑功能不同，可分为不同，可分为RS触发器触发器、D触触发器发器、JK触发器触发器、T和和T触发器触发器等几种类型。等几种类型。 根据存储数据原理根据存储数据原理的不同，可分为的不同，可分为静态触发静态触发

3、器器和和动态触发器动态触发器两大类。两大类。靠电路状态靠电路状态的自锁存储数据；而的自锁存储数据；而则通过在则通过在MOS管栅极输入电容上存储电荷来存储数据。管栅极输入电容上存储电荷来存储数据。 触发器分类方法触发器分类方法 根据电路结构形式根据电路结构形式的不同，触发器可分为的不同，触发器可分为基基本本RS触发器触发器、同步触发器同步触发器、主从触发器主从触发器、维持维持阻塞触发器阻塞触发器、CMOS边沿触发器边沿触发器等。等。4.2 4.2 电平型基本电平型基本RSRS触发器触发器 基本基本RS触发器触发器 又称又称RS锁存器，是各种触发器电路中结构锁存器，是各种触发器电路中结构形式最简单

4、的一种，同时，它又是许多复杂电形式最简单的一种，同时，它又是许多复杂电路结构触发器的一个组成部分。路结构触发器的一个组成部分。4.2.14.2.1与非门构成的基本与非门构成的基本RSRS触发器触发器 由两个与非门交叉耦合所构成的基本由两个与非门交叉耦合所构成的基本RS触触发器发器(如图如图)所示。两个门的输出端分别称为所示。两个门的输出端分别称为Q和和Q，有时也称为，有时也称为“1”和和“0”端。触发器有两个端。触发器有两个稳定状态：稳定状态：Q=1、Q=0和和Q=0、Q=1。输入端。输入端称为置称为置“1”端，端， 端称为置端称为置“0”端。端。RS =1 =0 SR =1 =0 QQ 可见

5、，触发器被可见，触发器被置成置成“1”态，称触发态，称触发器置器置“1”。 当置当置“1”端由端由0返回返回1时，时，G1的输出的输出Q仍然为仍然为1，使，使G1门门的输入端中仍有一个为的输入端中仍有一个为0，可见此时，不改变触发器的状态，可见此时，不改变触发器的状态，即触发器保持原态不变。即触发器保持原态不变。 =0 =1 SR =0 =1 QQ 可见，触发器被可见，触发器被置成置成“0”态，称触发态，称触发器置器置“0”。 当置当置“0”端由端由0返回返回1时，时，G2的输出仍然为的输出仍然为1，使，使G2门的门的输入端中仍有一个为输入端中仍有一个为0。 =1 =1 SR 在置在置“1”信

6、号作用之后，信号作用之后， 返回到返回到1时，即时，即 1，触发器保持触发器保持“1”态不变；在置态不变；在置“0”信号作用之后，信号作用之后， 返回返回到到1时，即时，即 1，触发器保持原来的，触发器保持原来的 “0”状态不变。状态不变。 SRSRSR =0 =0 SR =1 =1 QQ 注意：注意：这是非正常工作情况！这是非正常工作情况！ 此时，当此时，当 、 同时由同时由0变变1时，输出状态不确定。时，输出状态不确定。SR 综上所述，综上所述， = =1时，触发器保持原状态不变；时，触发器保持原状态不变； =0、 =1时，触发器置时，触发器置“1”； =1、 =0时，触发器置时，触发器置

7、“0”；正常；正常工作时，应避免工作时，应避免 = =0情况出现。上述逻辑关系的真值表：情况出现。上述逻辑关系的真值表：SRSSSRRR功能说明功能说明 1 100保持保持(记忆记忆)11 0 101置置111 1 000置置010 0 001*不定不定(失效失效)11*SRQnQ1n 由卡诺图可得次态由卡诺图可得次态方程：方程： 要防止要防止 = =0的情况发生，对的情况发生，对 、 的取值的取值要加以限制。即约束条件为：要加以限制。即约束条件为： + =1，即，即SR=0。根据真值表和约束条件可得根据真值表和约束条件可得 的卡诺图：的卡诺图：SRRRSSQ1n 110100QnRS0SRQ

8、RSQRSQnn1n(约束条件约束条件)01000111104.2.2 4.2.2 或非门构成的基本或非门构成的基本RSRS触发器触发器S R功能说明功能说明0 0 00保持保持(记忆记忆)111 001置置1110 100置置0101 100*不定不定(失效失效)10* 基本基本RS触发器也可以由或非门构成，其逻辑触发器也可以由或非门构成，其逻辑图和特性表如下：图和特性表如下：QnQ1n 触发器正常工作，应避免触发器正常工作，应避免R=S=1这种情况出这种情况出现。其约束条件为现。其约束条件为RS=0。由特性表和约束条件，。由特性表和约束条件，可得可得 的卡诺图：的卡诺图：Q1n010011

9、QnSR0100011110 由卡诺图可得次态由卡诺图可得次态方程为：方程为：0SRQRSQn1n(约束条件约束条件) 基本基本RS触发器中，触发器中，输入信号直接加在输出输入信号直接加在输出门上门上，所以输入信号在全部作用时间里，都能，所以输入信号在全部作用时间里，都能直接改变输出端直接改变输出端 和和 的状态，这就是基本的状态，这就是基本RS触发器的动作特点。触发器的动作特点。 由于这个缘故，也把由于这个缘故，也把S( )叫做直接置位端叫做直接置位端，把把R( )叫做直接复位端叫做直接复位端，并且把基本，并且把基本RS触发器触发器叫做直接置位、复位触发器。叫做直接置位、复位触发器。4.2.

10、3 4.2.3 电平型基本电平型基本RSRS触发器的动作特点触发器的动作特点QQRS【例【例4.2.1】在图所示的基本】在图所示的基本RS触发器电路中，触发器电路中，已知已知 和和 的电压波形如图所示，试画出的电压波形如图所示，试画出 和和 端对应的电压波形。端对应的电压波形。解：解：RSQQ 从电路从电路图上可以图上可以直接画出直接画出输出端的输出端的波形图。波形图。QQSRtttt4.3 4.3 时钟控制的电平触发器时钟控制的电平触发器( (同步触发器同步触发器) ) 数字系统中，为协调各部分的动作，常要数字系统中，为协调各部分的动作，常要求某些触发器于同一时刻动作。为此，必须引求某些触发

11、器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。达时才按输入信号改变状态。通常把这个同步通常把这个同步信号叫做时钟脉冲，或时钟信号，简称时钟信号叫做时钟脉冲，或时钟信号，简称时钟,用用CP(Clock Pulse的缩写的缩写)表示。时钟脉冲通常是表示。时钟脉冲通常是周期性矩形波，见下图。周期性矩形波，见下图。 时钟控制的电平触发器简称时钟控制的电平触发器简称“时钟触发器时钟触发器”，又称同步触发器。又称同步触发器。上升沿上升沿下降沿下降沿T4.3.1 4.3.1 同步同步RSRS触发器触发器 同步同步RS触

12、发器电路由与非门触发器电路由与非门G1、G2组成的组成的基本基本RS触发器和由与非门触发器和由与非门G3、G4组成的输入控组成的输入控制电路。制电路。CP=0 此时，门此时，门G3、G4截止，截止， 输入信号输入信号S、R不会影响输不会影响输 出端的状态，故触发器保出端的状态，故触发器保 持原状态不变。持原状态不变。4.3.1 4.3.1 同步同步RSRS触发器触发器 同步同步RS触发器电路由与非门触发器电路由与非门G1、G2组成的组成的基本基本RS触发器和由与非门触发器和由与非门G3、G4组成的输入控组成的输入控制电路。制电路。CP=1 此时，此时，S、R信号通过门信号通过门G3、G4反相后

13、加到由反相后加到由G1和和G2组成的基本组成的基本RS触发器上，使输出状态跟随输触发器上，使输出状态跟随输入状态的变化而变化。入状态的变化而变化。 根据以上分析，可得同步根据以上分析，可得同步RS触发器的特性表：触发器的特性表：CPS R功能说明功能说明0 0101保持原态保持原态 (记忆记忆)10 0010110 10100置置011 00111置置111 1011*1*不定不定(失效失效)QnQ1n 由特性表可知，当由特性表可知，当S=R=1时会导致一个不正确时会导致一个不正确的次态，正常工作时应保证的次态，正常工作时应保证SR=0，并结合特性，并结合特性表可画出次态图：表可画出次态图：0

14、10011QnSR0100011110 由卡诺图可得次由卡诺图可得次态方程为：态方程为：0SRQRSQn1n(约束条件约束条件) 在使用同步在使用同步RS触发器的过程中，有时还需触发器的过程中，有时还需要在要在CP信号到来之前将触发器预先置成指定的信号到来之前将触发器预先置成指定的状态，为此，在实用的同步状态，为此，在实用的同步RS触发器电路上往触发器电路上往往还设置有专门的异步置位输入端和异步复位往还设置有专门的异步置位输入端和异步复位输入端，如图所示。输入端，如图所示。 【例【例4 .3 .1】已知同步】已知同步RS触发器的输入信号波触发器的输入信号波形如图所示，试画出形如图所示，试画出

15、、 端的电压波形。设触端的电压波形。设触发器的初始状态为发器的初始状态为Q=0。解：解：QQCPSRQQttttt4.3.2 4.3.2 同步同步D D触发器触发器 为了从根本上避免同步为了从根本上避免同步RS触发器触发器S、R同时同时为为1的情况出现，可以在的情况出现，可以在S和和R之间接一个非门，之间接一个非门，如下图。这种单端输入的触发器叫如下图。这种单端输入的触发器叫同步同步D触发器触发器(又称又称D锁存器锁存器)。CP=0此时，此时，G3和和G4门被封锁门被封锁其输出都是其输出都是1，与，与D的信号的信号无关，这时触发器保持原无关，这时触发器保持原状态不变。状态不变。 为了从根本上避

16、免同步为了从根本上避免同步RS触发器触发器S、R同时同时为为1的情况出现，可以在的情况出现，可以在S和和R之间接一个非门，之间接一个非门，如下图。这种单端输入的触发器叫如下图。这种单端输入的触发器叫同步同步D触发器触发器(又称又称D锁存器锁存器)。4.3.2 4.3.2 同步同步D D触发器触发器CP=1此时，触发器接收输入端此时，触发器接收输入端D的信息；如的信息；如D1， 1；若若D0，则，则 0Q1n Q1n 由以上分析得同步由以上分析得同步D触发器的特性表：触发器的特性表：CPD功能说明功能说明000保持保持(记忆记忆)111000送送0101101送送111QnQ1n 0101QnD

17、0011则：则： 由卡诺图可得次态方由卡诺图可得次态方程为：程为：DQ1n4.3.3 4.3.3 同步同步JKJK触发器触发器 同步同步RS触发器的控制输入端触发器的控制输入端S=R=1时，触时，触发器的新状态不确定，这一因素限制了触发器发器的新状态不确定，这一因素限制了触发器的应用。的应用。JK触发器解决了这一问题。触发器解决了这一问题。JK触发器触发器的的J端相当于置端相当于置“1”端，端，K端相当于置端相当于置“0”端端。 根据逻辑图分析，根据逻辑图分析， 同步同步JK触发器的特性表如下：触发器的特性表如下：CPJ K功能说明功能说明0 00保持保持(记忆记忆)1110 0001110

18、100置置01011 001置置11111 101翻转翻转(计数计数)10QnQ1n 根据特性表可得次态卡诺图：根据特性表可得次态卡诺图：00111001QnJK1000011110则则JK触发器的特性方程为：触发器的特性方程为：nn1nQKQJQ4.3.4 4.3.4 同步同步T T触发器和触发器和TT触发器触发器 将将JK触发器的触发器的J端和端和K端连在一起端连在一起，就得到了，就得到了T触发器触发器。nnn1nQTQTQTQ 将将T带入带入JK触发器的特性方程可得触发器的特性方程可得T触发器特触发器特性方程为：性方程为： 同步同步T触发器的特性表如下：触发器的特性表如下：CPT功能说明

19、功能说明000保持保持(记忆记忆)111000111101翻转翻转10QnQ1n 如果将如果将T输入端恒接高电平输入端恒接高电平，则成为，则成为T触发触发器器。T触发器是在触发器是在T=1时的特例。时的特例。4.3.5 4.3.5 同步触发器的动作特点同步触发器的动作特点一、同步触发器的触发方式和动作特点一、同步触发器的触发方式和动作特点 具有具有RS触发、触发、D触发、触发、T触发功能的同步触发器均属触发功能的同步触发器均属于电平触发方式，它们的动作特点是：当于电平触发方式，它们的动作特点是：当时钟时钟CP为低电为低电平时平时，与非门，与非门G3和和G4被封锁，不管输入信号如何，被封锁，不管

20、输入信号如何，G3和和G4输出均为高电平输出均为高电平，所以由，所以由G1和和G2构成的基本构成的基本RS触触发器保持原态。反之，当发器保持原态。反之，当CP为高电平期间为高电平期间，G3和和G4的的封锁解除，这两个门的封锁解除，这两个门的输出将决定于控制输入信号输出将决定于控制输入信号，基，基本本RS触发器就可以根据控制输入改变状态，称为触发器就可以根据控制输入改变状态，称为“透明透明”状态。状态。 这里讨论的同步触发器，在这里讨论的同步触发器，在CP高电平期间能够接收高电平期间能够接收控制输入信号，改变状态，称做控制输入信号，改变状态，称做高电平触发方式高电平触发方式。而在。而在CP低电平

21、期间能够接收控制输入信号，改变状态的称低电平期间能够接收控制输入信号，改变状态的称低电平触发方式低电平触发方式。二、同步触发器的空翻二、同步触发器的空翻 同步触发器在同步触发器在CP为高电平期间，都能接收控为高电平期间，都能接收控制输入信号，如果输入信号发生多次变化，触制输入信号，如果输入信号发生多次变化，触发器也会发生相应的多次翻转，如下图所示。发器也会发生相应的多次翻转，如下图所示。 这种在这种在CP为高电平期间，因输入信号变化为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为而引起触发器状态变化多于一次的现象，称为触发器的空翻触发器的空翻。CPDQ同步同步D触发器触发器

22、4.4 4.4 主从触发器主从触发器 为了提高触发器工作的可靠性，希望在每个为了提高触发器工作的可靠性，希望在每个CP周期里输出端的状态只能改变一次。为此，周期里输出端的状态只能改变一次。为此，在同步在同步RS触发器的基础上又设计出了主从结构触发器的基础上又设计出了主从结构触发器。触发器。4.4.1 4.4.1 主从主从RSRS触发器触发器 主从结构主从结构RS触发器触发器由两个同样的同步由两个同样的同步RS触发器组成，但它们触发器组成，但它们的时钟信号相位相反，的时钟信号相位相反，如右图。如右图。CP=1门门G7、G8被打开被打开门门G7、G8被打开被打开门门G3、G4被封锁被封锁门门G3、

23、G4被封锁被封锁 故主触发器根据故主触发器根据S和和R的状态翻转，而从触发器的状态翻转，而从触发器保持原来的状态不变。保持原来的状态不变。CP由由10门门G7、G8被封锁被封锁门门G7、G8被封锁被封锁门门G3、G4被打开被打开门门G3、G4被打开被打开 此后无论此后无论S、R的状态的状态如何改变，在如何改变，在CP=0的全的全部时间里主触发器的状态部时间里主触发器的状态不再改变。不再改变。 从触发从触发器按照与主器按照与主触发器相同触发器相同的状态翻转。的状态翻转。 由以上分析，可得主从由以上分析，可得主从RS触发器的特性表；触发器的特性表；CPS R功能说明功能说明 保持保持(记忆记忆)0

24、 000110 100置置0101 001置置1111 001*不定不定(失效失效)11*QnQ1n Qn 【例【例4 .4 .1】主从】主从RS触发器电路中，触发器电路中，若若CP、S和和R的电压波形如下图所示，试求的电压波形如下图所示，试求 和和 端的电端的电压波形。设触发器的初态为压波形。设触发器的初态为Q=0。QQ 解：首先根据解：首先根据CP=1期间期间S、R的状态可的状态可到到 、 的电压波形。的电压波形。然后根据然后根据CP下降沿到下降沿到达时达时 、 的状态即可的状态即可画出画出 、 的电压波形的电压波形了。由图可见，在第六了。由图可见，在第六个个CP高电平期间高电平期间, 、

25、 的状态虽然改变了两次，的状态虽然改变了两次，但输出端的状态并不改但输出端的状态并不改变。变。QQQQQQQQCPSRtttttttQQQQ4.4.2 主从主从D触发器触发器 主从主从D触发器可从根本上避免主从触发器可从根本上避免主从RS触发器触发器S、R同时为同时为1的情况出现。的情况出现。CP=1 此时，主触发器打此时，主触发器打开，可以接收控制输入开，可以接收控制输入信号信号D，从触发器被封，从触发器被封锁，其输出锁，其输出Q保持不变。保持不变。4.4.2 4.4.2 主从主从D D触发器触发器 主从主从D触发器可从根本上避免主从触发器可从根本上避免主从RS触发器触发器S、R同时为同时为

26、1的情况出现。的情况出现。CP由由10 此时，主触发器封锁，此时，主触发器封锁，保持原状态不变；从触发器保持原状态不变；从触发器被打开，因此在被打开，因此在CP的下降沿，的下降沿，从触发器将按照主触发器在从触发器将按照主触发器在CP=1时接收的状态去改变触时接收的状态去改变触发器的状态。发器的状态。CP下降沿到达前下降沿到达前D=1，则，则CP下降沿到达前下降沿到达前D=0，则，则1Q1n0Q1n4.4.3 4.4.3 主从主从JKJK触发器触发器一、电路结构及工作原理一、电路结构及工作原理CP=1 此时，此时，J、K的信的信息传送给主触发器，息传送给主触发器，从从触触发发器器状态保持状态保持

27、不变。不变。4.4.3 4.4.3 主从主从JKJK触发器触发器一、电路结构及工作原理一、电路结构及工作原理CP由由10 此时，因此时，因CP=0，J、K信息不能进入主触发器，信息不能进入主触发器，从触发器将主触发器的从触发器将主触发器的信息传送到输出端。信息传送到输出端。【例【例4.4.2】在给出的主从】在给出的主从JK触发器电路中，若触发器电路中，若CP、J、K的波形图如图所示，试画出的波形图如图所示，试画出 、 端端对应的电压波形。假定触发器的初始状态为对应的电压波形。假定触发器的初始状态为 =0QQnQ解：由于每一时刻解：由于每一时刻J、K的状态已由波形图的状态已由波形图给定，而且给定

28、，而且CP=1期间期间J、K的状态不变，所的状态不变，所以只要根据以只要根据CP下降沿下降沿到达时到达时JK的状态就可的状态就可逐段画出逐段画出 和和 端的端的电压波形了。电压波形了。QQCPJKQQttttt 可以看出输出端状态的改变可以看出输出端状态的改变 均发生在均发生在CP信号的下降沿。信号的下降沿。二、二、 集成主从集成主从JK触发器触发器当当 = =1时时，触发器按，触发器按J、K值改变状态；值改变状态；当当 =0， =1时时，无论，无论CP、J、K为何为何值，触发器置值，触发器置1；当当 =1， =0时时，无论，无论CP、J、K为何为何值，触发器置值，触发器置0；当当 = =0时

29、时，即在两个端子加负，即在两个端子加负脉冲时，输出同时为高电脉冲时，输出同时为高电平，在负脉冲同时消失后平，在负脉冲同时消失后新状态不定，这种情况应新状态不定，这种情况应当避免。当避免。DSDRDSDSDSDRDRDR 根据以上分析，可得主从根据以上分析，可得主从J、K触发器触发器74H72的功能的功能表：表：输入输入输出输出功能说明功能说明 CP J K 0 1 1 0 异步置位异步置位 1 0 0 1异步复位异步复位 0 0 1 1不允许不允许 1 1 0 0保持保持(记忆记忆) 1 1 0 1 0 1置置0 1 1 1 0 1 0置置1 1 1 1 1翻转翻转(计数计数)DSDR1nQ1

30、nQnQnQnQnQ三、主从三、主从JK触发器的一次变化现象触发器的一次变化现象 图中表示出了图中表示出了J、K信号变化时主触发器及从信号变化时主触发器及从触发器输出的波形。波形强调在触发器输出的波形。波形强调在CP=1期间期间J和和K是变化的。设初始状态是变化的。设初始状态Q=0，J=K=0。CPQKJQttttt 第一个时钟脉冲出第一个时钟脉冲出现时，由于现时，由于J=K=0,Q不变。不变。 但在第一个但在第一个CP作作用期间用期间J端由端由01，Q随之变为随之变为1。 主触发器的主触发器的状态在状态在CP作用作用期间，由于期间，由于J、K的变化而改的变化而改变了一次。在变了一次。在时钟脉

31、冲的下时钟脉冲的下降沿从触发器降沿从触发器接收主触发器接收主触发器的信息变成的信息变成1状状态。态。三、主从三、主从JK触发器的一次变化现象触发器的一次变化现象 图中表示出了图中表示出了J、K信号变化时主触发器及从信号变化时主触发器及从触发器输出的波形。波形强调在触发器输出的波形。波形强调在CP=1期间期间J和和K是变化的。设初始状态是变化的。设初始状态Q=0，J=K=0。CPQKJQttttt 第二个时钟脉冲出第二个时钟脉冲出现时，由于现时，由于J=0，K=1,Q=0在时钟脉冲作用期在时钟脉冲作用期间，由于从触发器间，由于从触发器原态为原态为1。尽管。尽管J是是变化的，但不影响变化的，但不影

32、响主触发器的状态。主触发器的状态。 在时钟脉冲在时钟脉冲的下降沿，从的下降沿，从触发器接收主触发器接收主触发器的信息触发器的信息变成变成0状态。状态。三、主从三、主从JK触发器的一次变化现象触发器的一次变化现象 图中表示出了图中表示出了J、K信号变化时主触发器及从信号变化时主触发器及从触发器输出的波形。波形强调在触发器输出的波形。波形强调在CP=1期间期间J和和K是变化的。设初始状态是变化的。设初始状态Q=0，J=K=0。CPQKJQttttt 第三个时钟脉冲第三个时钟脉冲 出现时，由于出现时，由于J=0，K=1,主触发器不改主触发器不改变原变原0状态状态.在时钟脉冲作用期间，在时钟脉冲作用期

33、间，J和和K均变化多次，由均变化多次，由于原态为于原态为0，故，故K的变的变化不影响主触发器的化不影响主触发器的状态，只有状态，只有J的变化的变化能引起主触发器的变能引起主触发器的变化，以后的化，以后的J和和K变化变化不再改变主触发器的不再改变主触发器的状态了。状态了。 在时钟脉冲的在时钟脉冲的下降沿，从触下降沿，从触发器接收主触发器接收主触发器的信息变发器的信息变成成1状态。状态。综上所述：综上所述：当当Q=0时，只有时，只有J的变化可能使的变化可能使Q由由0变变1，且只改变一次；且只改变一次；当当Q=1时，只有时，只有K的变化可能使的变化可能使Q由由1变变0，且只改变一次。且只改变一次。

34、这种现象为主从这种现象为主从JK触发器的一次变化现象。触发器的一次变化现象。四、主从触发器的动作特点四、主从触发器的动作特点主从结构触发器有两个值得注意的动作特点：主从结构触发器有两个值得注意的动作特点： 触发器的翻转分两步动作。触发器的翻转分两步动作。第一步，在第一步，在CP=1期间主触发器接收输入端期间主触发器接收输入端(SR、D或或JK)的信号，被置成相应的状态，而从触发的信号，被置成相应的状态，而从触发器不动；器不动；第二步，第二步，CP下降沿到来时从触发器按照主触发下降沿到来时从触发器按照主触发器的状态翻转，所以器的状态翻转，所以Q、Q端状态的改变发生端状态的改变发生在在CP的下降沿

35、。的下降沿。 因为主触发器本身是一个同步因为主触发器本身是一个同步RS触发器，触发器，所以在所以在CP=1的全部时间里输入信号都将对主的全部时间里输入信号都将对主触发器起控制作用。触发器起控制作用。4.5 4.5 边沿触发器边沿触发器4.5.1 4.5.1 维持阻塞结构正边沿触发维持阻塞结构正边沿触发器器一、电路结构与工作原理一、电路结构与工作原理 在普通同步在普通同步RS触发器触发器电路中增加电路中增加G5、G6两个两个与非门和与非门和、两根连两根连线，使线，使G3和和G5形成一个形成一个基本基本RS触发器，触发器，G4和和G6形成另一个基本形成另一个基本RS触触发器。发器。称为置称为置1维

36、持维持线，线，称为置称为置0维持线维持线。4.5 4.5 边沿触发器边沿触发器4.5.1 4.5.1 维持阻塞结构正边沿触发维持阻塞结构正边沿触发器器一、电路结构与工作原理一、电路结构与工作原理 为避免为避免S、R同时为同时为1的状的状态出现，在电路中增加了态出现，在电路中增加了、两根连线，则将两根连线，则将G3、G4也也接成了基本接成了基本RS触发器，所以触发器，所以即使先后出现即使先后出现S=1、R=1的的情况，情况，G3和和G4组成的基本组成的基本RS触发器也不会改变状态，从触发器也不会改变状态，从而保证了在而保证了在CP=1的全部时间的全部时间里里G3和和G4的输出不会改变。的输出不会

37、改变。称为置称为置0阻塞线。阻塞线。称为置称为置1阻塞线阻塞线。 为适应输入信号以单端形式给出的情况，将维持阻塞为适应输入信号以单端形式给出的情况，将维持阻塞结构的正边沿结构的正边沿RS触发器略加修改，则可构成单端输入触发器略加修改，则可构成单端输入的维持阻塞结构的上边沿的维持阻塞结构的上边沿D触发器。触发器。 当当D=1时时，CP上升沿到达上升沿到达前前S=1、R=0，故，故CP上升沿上升沿到达后触发器置到达后触发器置1； 当当D=0时时，CP上升沿到达上升沿到达前前S=0，R=1，因而，因而CP上升上升沿到达后触发器被置沿到达后触发器被置0。 它的特性表和特征方程与同它的特性表和特征方程与

38、同步步D触发器相同。触发器相同。二、集成维持阻塞二、集成维持阻塞D触发器触发器 CP D功能说明功能说明 0 0 11不允许不允许 0 1 10异步置异步置1 1 0 01异步置异步置0 1 1 110送送1 1 1 001送送0该触发器的功能表如下：该触发器的功能表如下：DSDR1nQ1nQ 根据功能表，若已知集成维持阻塞根据功能表，若已知集成维持阻塞D触发器触发器的的CP、 、 及及D端波形，其初始状态为端波形，其初始状态为1，则，则对应的输出的波形如下图所示：对应的输出的波形如下图所示：DSDRDRDSCPDQ4.5.24.5.2利用传输延迟时间的负边沿触发器利用传输延迟时间的负边沿触发

39、器一、电路构成及工作原理一、电路构成及工作原理 利用传输延迟时间利用传输延迟时间的负边沿的负边沿JK触发器触发器逻辑功能、特性表、逻辑功能、特性表、特性方程与主从特性方程与主从JK触发器相同。其触发器相同。其主主要原理是利用电路要原理是利用电路内部门的延迟时间内部门的延迟时间差异引导触发差异引导触发。设。设J=1、K=0、Q=0，CP作用后触发器应作用后触发器应由由0变变1。4.5.24.5.2利用传输延迟时间的负边沿触发器利用传输延迟时间的负边沿触发器一、电路构成及工作原理一、电路构成及工作原理CP=0由于由于CP=0，G7、G8被封锁，其输出被封锁，其输出皆为皆为1，触发器保，触发器保持原

40、状态。持原状态。4.5.24.5.2利用传输延迟时间的负边沿触发器利用传输延迟时间的负边沿触发器一、电路构成及工作原理一、电路构成及工作原理CP由由01 此时，此时，CP=1，使，使G6输出为输出为1，使，使G7的输的输出为出为0，G7的输出使的输出使G5的输出为的输出为0，G5的的输出输出0较较G6的输出的输出1晚晚一个与非门的延迟时一个与非门的延迟时间到达间到达G4的输入端，的输入端，所以触发器状态不变。所以触发器状态不变。4.5.24.5.2利用传输延迟时间的负边沿触发器利用传输延迟时间的负边沿触发器一、电路构成及工作原理一、电路构成及工作原理CP=1 此时，因此时，因Q=0封锁封锁了了

41、G8，阻塞了，阻塞了K的变的变化对触发器状态的影化对触发器状态的影响，因响，因Q=0，故，故G6=1，使输出使输出Q不变，仍为不变，仍为0，即即J的变化不影响输的变化不影响输出状态。出状态。4.5.24.5.2利用传输延迟时间的负边沿触发器利用传输延迟时间的负边沿触发器一、电路构成及工作原理一、电路构成及工作原理CP由由10 此时，使此时，使G6输出变输出变为为0，Q值便由值便由G5的的输出决定。则输出决定。则J=1、K=0，G5的输出为的输出为0；由由G5=G6=0，所以，所以G4的输出的输出1。当然同。当然同时使时使G7输出变输出变1，进，进一步影响一步影响G5的输出，的输出，但这是一个经

42、与非门但这是一个经与非门延迟后的信号，所以延迟后的信号，所以决定决定Q值的是值的是G5原来原来的输出。的输出。二、集成负边沿二、集成负边沿JK触发器触发器 CP J K功能说明功能说明 0 0 1 1不允许不允许 0 1 1 0置置1 1 0 0 1置置0 1 1 0 0 保持保持 1 1 0 10 1送送0 1 1 1 01 0 送送1 1 1 1 1翻转翻转 属于这种类型的集成触发器常用的型号是双属于这种类型的集成触发器常用的型号是双JK触触 发器发器74S112(T3112)和和74LS112(T4112)等。等。它们二者的逻辑功能、片脚排列及逻辑符号完它们二者的逻辑功能、片脚排列及逻辑

43、符号完全一样。功能见下表：全一样。功能见下表：DRDSQ1n 1nQnQnQnQnQ三、边沿触发器的动作特点三、边沿触发器的动作特点 通过对上述边沿触发器工作过程的分析可以通过对上述边沿触发器工作过程的分析可以看出，它们具有共同的动作特点，即看出，它们具有共同的动作特点，即触发器的触发器的次态仅取决于次态仅取决于CP信号的上升沿或下降沿到达时信号的上升沿或下降沿到达时输入的逻辑状态，而在这以前或以后，输入信输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响号的变化对触发器输出的状态没有影响。 这一特点有效地这一特点有效地提高了触发器的抗干扰能力提高了触发器的抗干扰能力，

44、因而也因而也提高了电路的工作可靠性提高了电路的工作可靠性。 边沿触发器的动作特点在图形符号中以边沿触发器的动作特点在图形符号中以CP输输入端处的入端处的“”表示。表示。4.6 CMOS4.6 CMOS触发器触发器4.6.14.6.1带使能端的带使能端的CMOSCMOS型型D D触发器触发器 带使能控制端的带使能控制端的CMOS型型D触发器是构成钟触发器是构成钟控控CMOS主从主从D触发器和钟控触发器和钟控CMOS主从主从JK触触发器的基本电路。带使能端发器的基本电路。带使能端CMOS型型D触发器触发器由由两个两个CMOS反相器和两个反相器和两个CMOS传输门构成传输门构成： 反相器反相器1和和

45、2通过通过传输门传输门TG2首尾相接首尾相接构成构成CMOS基本触发基本触发器。器。TG1和和TG2对触对触发器进行工作控制，发器进行工作控制，反相器反相器3给传输门提给传输门提供反相控制信号。供反相控制信号。4.6 CMOS4.6 CMOS触发器触发器4.6.14.6.1带使能端的带使能端的CMOSCMOS型型D D触发器触发器 带使能控制端的带使能控制端的CMOS型型D触发器是构成钟触发器是构成钟控控CMOS主从主从D触发器和钟控触发器和钟控CMOS主从主从JK触触发器的基本电路。带使能端发器的基本电路。带使能端CMOS型型D触发器触发器由两个由两个CMOS反相器和两个反相器和两个CMOS

46、传输门构成传输门构成：EN=0导通导通截止截止Q=D4.6 CMOS4.6 CMOS触发器触发器4.6.14.6.1带使能端的带使能端的CMOSCMOS型型D D触发器触发器 带使能控制端的带使能控制端的CMOS型型D触发器是构成钟触发器是构成钟控控CMOS主从主从D触发器和钟控触发器和钟控CMOS主从主从JK触触发器的基本电路。带使能端发器的基本电路。带使能端CMOS型型D触发器触发器由两个由两个CMOS反相器和两个反相器和两个CMOS传输门构成传输门构成：EN=1截止截止导通导通 存储最后存储最后接收到的输接收到的输入数据入数据D，并且有保持并且有保持功能。功能。4.6.2 CMOS4.6

47、.2 CMOS主从触发器主从触发器 两个使能控制端的两个使能控制端的CMOS D触发器相连可以触发器相连可以构成钟控型构成钟控型CMOS D触发器，其中一个是主触发器，其中一个是主D触触发器，一个是从发器，一个是从D触发器：触发器： 传输门传输门TG1和和TG3分别分别是输入是输入D和主、从触发和主、从触发器之间的控制门，传输器之间的控制门，传输门的两个互补控制信号门的两个互补控制信号由互补的时钟信号控制。由互补的时钟信号控制。SD和和RD是异步置位和复是异步置位和复位端且高电平有效，与位端且高电平有效，与时钟时钟CP和输入和输入D无关。无关。 当当SDRD=00时时，或非门相当于反相器，每个

48、触发，或非门相当于反相器，每个触发器相当于带使能端的器相当于带使能端的D触发器。触发器。CP=0时时导通导通截止截止截止截止导通导通 主触发器主触发器通过通过TG1接接收输入信号收输入信号D，经过或，经过或非门非门G1和和G2两次反相后两次反相后与与D相同，相同，锁存在主触锁存在主触发器中，从发器中，从触发器因触发器因TG4导通而导通而闭环反馈，闭环反馈，保持原来的保持原来的状态不变。状态不变。 当当SDRD=00时时，或非门相当于反相器，每个触发，或非门相当于反相器，每个触发器相当于带使能端的器相当于带使能端的D触发器。触发器。CP由由0上升上升到到1时时截止截止导通导通导通导通截止截止 主

49、触发器主触发器的状态通过的状态通过TG3传输到传输到从触发器，从触发器，使从触发器使从触发器的输出与的输出与CP上升前的上升前的D一致。一致。 当当SDRD=00时时，或非门相当于反相器，每个触发，或非门相当于反相器，每个触发器相当于带使能端的器相当于带使能端的D触发器。触发器。CP=1时时截止截止导通导通导通导通截止截止 主触发器主触发器处于保持状处于保持状态，其输出态，其输出不变；从触不变；从触发器输出也发器输出也不变。不变。 由此可见，由此可见，CMOS主从主从D触发器由互补的时触发器由互补的时钟信号控制，钟信号控制，主从触发器工作时间是错开的主从触发器工作时间是错开的，CP=0时时触发

50、器接受输入信号触发器接受输入信号D，从触发器输出从触发器输出状态不变状态不变。当。当CP=1信号到来时信号到来时，从触发器才按从触发器才按主触发器已翻转的状态进行翻转，而这时不管主触发器已翻转的状态进行翻转，而这时不管输入信号输入信号D如何变化，主触发器不会改变状态如何变化，主触发器不会改变状态，避免了输入信号对输出状态的直接控制，提高避免了输入信号对输出状态的直接控制，提高了抗干扰能力。了抗干扰能力。 CMOS主从触发器的状态方程与主从触发器的状态方程与D触发器的触发器的状态方程相同，即状态方程相同，即4.6.3 CMOS4.6.3 CMOS主从主从JKJK触发器触发器 CMOS主从主从JK

51、触发器是由触发器是由CMOS主从主从D触发器触发器增加一个输入网络面构成的：增加一个输入网络面构成的： 实现了实现了JK触发器的功能，是主从触发器的功能，是主从JK触发器，触发器， CP上升沿前瞬时上升沿前瞬时JK信号能使触发器发生翻转，信号能使触发器发生翻转，其他时间其他时间JK的变化对触发器的状态没有影响，的变化对触发器的状态没有影响，是是CMOS上升沿主从上升沿主从JK触发器。触发器。QKQJQKQJKJQQQKQJKJQKQJKQQJKQQJDnn1nQKQJDQ故有：故有：4.7 4.7 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法4.7.1 4.7.1 钟控触发器按逻辑

52、功能的分类钟控触发器按逻辑功能的分类 从前面几节中可以看到，由于每一种钟控触发器电路的信号输入方式不同，触发器的状态随输入信号翻转的规则不同，所以它们的逻辑功能也不完全一样。 按照逻辑功能的不同特点，通常将时钟控制的触发器分为RS触发器、JK触发器、T触发器、T触发器和D触发器等几种类型。一、一、RS触发器触发器SR000000110100011010011011110不定不定111不定不定 凡在时钟信号作用下逻辑功能符合下列特性凡在时钟信号作用下逻辑功能符合下列特性表所规定的逻辑功能者，均叫做表所规定的逻辑功能者，均叫做RS触发器触发器。Q1nnQ 如果把上述特性表所规定的逻辑关系写成逻辑如

53、果把上述特性表所规定的逻辑关系写成逻辑函数式，则得到：函数式，则得到：0SRQRSQn1n 此外，还可以用下面的状态转换图形象地表此外，还可以用下面的状态转换图形象地表示示RS触发器的逻辑功能。触发器的逻辑功能。(约束条件约束条件)二、二、JK触发器触发器 凡在时钟信号作用下逻辑功能符合下列特性凡在时钟信号作用下逻辑功能符合下列特性表所规定的逻辑功能者，均叫做表所规定的逻辑功能者，均叫做JK触发器触发器。JK00000011010001101001101111011110Q1nnQ 如果把上述特性表所规定的逻辑关系写成逻如果把上述特性表所规定的逻辑关系写成逻辑函数式，则得到：辑函数式，则得到：

54、nn1nQKQJQ 此外，还可以用下面的状态转换图形象地表此外，还可以用下面的状态转换图形象地表示示JK触发器的逻辑功能。触发器的逻辑功能。三、三、T触发器触发器T000011101110 在某些应用场合下，需要这样一种逻辑功能在某些应用场合下，需要这样一种逻辑功能的触发器，当控制信号的触发器，当控制信号T=1时每来一个时每来一个CP信号信号它的状态就翻转一次；而当它的状态就翻转一次；而当T=0时，时，CP信号到信号到达后它的状态保持不变。具备这种逻辑功能的达后它的状态保持不变。具备这种逻辑功能的触发器叫做触发器叫做T触发器触发器。它的特性表如下：。它的特性表如下：nQQ1n从特性表写出从特性

55、表写出T触发器的特性方程为：触发器的特性方程为：nnn1nQTQTQTQ它的状态转换图如下所示：它的状态转换图如下所示： 当当T触发器的控制端接至固定的高电平时，则触发器的控制端接至固定的高电平时，则特性方程变为：特性方程变为： 即每次即每次CP信号作用后触发器必然翻转成与初信号作用后触发器必然翻转成与初态相反的状态。把这种触发器叫做态相反的状态。把这种触发器叫做T触发器触发器。n1nQQ四、四、D触发器触发器D000010101111 凡在时钟信号作用下逻辑功能符合下列特性表凡在时钟信号作用下逻辑功能符合下列特性表所规定的逻辑功能者，叫做所规定的逻辑功能者，叫做D触发器触发器。 D触发器的状

56、态转换图如下：触发器的状态转换图如下：nQQ1n4.7.2 4.7.2 触发器的电路结构和逻辑功能的关系触发器的电路结构和逻辑功能的关系 需要强调指出：触发器的逻辑功能和电路结构形式是两个不同的概念。 逻辑功能，是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系，这种逻辑关系可以用特性表、特性方程或状态转换图给出。 根据逻辑功能的不同特点，把触发器分为RS、JK、T、D等几种类型。而基本RS触发器、同步RS触发器、主从触发器、边沿触发器等是指电路结构的不同形式。由于电路结构形式的不同，带来了各不相同的动作特点。 同一种逻辑功能的触发器可以用不同的电路结构实现。反过来说，用同一种电路结构形式

57、可以做成不同逻辑功能的触发器。因此，逻辑功能与电路结构并无固定的对应关系，更不要把两者混为一谈。 例如例如，在前面所讲的触发器电路中，同步，在前面所讲的触发器电路中，同步RS触发器主从结构触发器主从结构RS触发器维持阻塞结构的触发器维持阻塞结构的正边沿正边沿RS触发器三个电路在逻辑功能上同属触发器三个电路在逻辑功能上同属于于RS触发器，它们在稳态下的逻辑功能相同触发器，它们在稳态下的逻辑功能相同都符合都符合RS触发器的特性表。然而由于电路结触发器的特性表。然而由于电路结构形式不同，它们在状态翻转时各有不同的动构形式不同，它们在状态翻转时各有不同的动作特点。作特点。 另外，同样是维持阻塞型结构电

58、路，既可以另外，同样是维持阻塞型结构电路，既可以做成做成RS触发器、触发器、D触发器，也可以做成触发器，也可以做成JK触触发器。发器。 将将JK、RS、T三种类型触发器的特性表比较三种类型触发器的特性表比较不难看出：不难看出：JK触发器的逻辑功能最强，它包含触发器的逻辑功能最强，它包含了了RS触发器和触发器和T触发器的所有逻辑功能触发器的所有逻辑功能。因此，。因此，在需要使用在需要使用RS触发器和触发器和T触发器的场合完全可触发器的场合完全可以用以用JK触发器来取代。例如在需要触发器来取代。例如在需要RS触发器触发器时，只要将时，只要将JK触发器的触发器的J、K端当作端当作S、R端使端使用，就

59、可以实现用，就可以实现RS触发器功能。在需要触发器功能。在需要T触发触发器器时，只要将时，只要将J、K连在一起当作连在一起当作T端使用，就可以端使用，就可以实现实现T触发器功能。触发器功能。(如图如图)因此，目前生产的时因此，目前生产的时钟控制触发器定型产品中只有钟控制触发器定型产品中只有JK触发器和触发器和D触触发发器这两大类。器这两大类。4.8 4.8 不同类型触发器之间的转换不同类型触发器之间的转换 在集成触发器产品中，常见的有在集成触发器产品中，常见的有D触发器和触发器和JK触发器。有时不要把一种类型的触发器转换成其触发器。有时不要把一种类型的触发器转换成其他类型的触发器。他类型的触发

60、器。 不同类型触发器之间的相互转换模型如下图。不同类型触发器之间的相互转换模型如下图。 转换后的触发器由给定的触发器和变换逻辑转换后的触发器由给定的触发器和变换逻辑组成。变换逻辑是组合逻辑电路。变换过程包组成。变换逻辑是组合逻辑电路。变换过程包括建立特性表、变换逻辑方程式及逻辑图。括建立特性表、变换逻辑方程式及逻辑图。4.8.1 D4.8.1 D型触发器转换成型触发器转换成JKJK型触发器型触发器 J KD 0 0 0 0 0 1 1 1 1 0 10 1 1 01 将将D型触发器转换成型触发器转换成JK型触发器的具体步骤型触发器的具体步骤如下：如下：1.列特性表列特性表先列出先列出JK和和D