PLL锁相环基础知识自己总结

1、学习好资料欢迎下载auH NOOMPLL 基础知识学习好资料欢迎下载Chapl PLL 概述1.1 PLL 作用提供干净，稳定，可飙车的本地振荡信号频率综合器分类1 1） 基于查找表的直接数字频率综合器 DDSDDS优点合成速度快，缺点是杂散大，输出频率低，频率范围窄2 2） 直接模拟频率综合器直接模拟频率综合器的原理是对参考频率倍频、分频和混频来产生想要 的频率， 理论上通过重复的分频和混频操作能够获得任意频率， 从另一 方面来讲，要获得足够的频率分辨率和较宽的频率范围则需要大量硬件 开销3 3） 锁相环（本文研究对象）PLLPLL将输出信号分频后与参考频率进行相位比较、跟踪和锁定，这种间接

2、合 成频率的方法能够获得很高的频率和频率范围，而且结构简单功耗低， 比较适合集成于芯片中。1.2 PLL 结构分为压控振荡器（VCOVCO）,鉴相器（PFPF），环路滤波器（LFLF） 分频器（DIVIDERDIVIDER）工作原理：1.1.鉴相器将反馈信号的相位同输入参考信号进行比较，当两者相位差 为 0 0时反馈信号与参考信号同频同相，这时认为环路已经锁定，输 出频率为参考频率乘以分频比 N N，2.2.否则鉴相器输出一包含相位差信息的电流信号迫使反馈信号的相位 做出调整，环路滤波器将鉴相器的输出转换为电压并滤除高频成分 后变为直流信号，3.3.控制 VCOVCO 输出 N N 分频后的信

3、号频率往参考频率方向变化。学习好资料欢迎下载1.3 主要技术指标两大类：频谱纯度和动态特性1 1 相位噪声相位噪声和抖动是对同一种现象的两种不同的定量方式。在理想情况下， 一个频率固定的完美的脉冲信号（以 1 1 MHzMHz 为例）的持续时间应该恰 好是 1 1 微秒, 每500500nsns 有一个跳变沿。但不幸的是，这种信号并不存在。如图1 1 所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。 这种不确定就 是相位噪声，或者说抖动。相位噪声是从频域上来描述：通常定义为在某一给定偏移频率处的 dBc/HzdBc/Hz 值，其中，dBcdBc 是以 dBdB 为单位的该

4、频率处功率与总功率的比值。一个振荡器在 某一偏移频率处的相位噪声定义为在该频率处1Hz1Hz 带宽内的信号功率与信号的总功率比值。抖动是从时域上来描述：它从本质上描述了信号周期距离其理想值偏离了 多少2.2. 杂散 spurspur ? ?3.3. 锁定？Chap2 恒定调谐增益 VCOVCOVCO 是 PLLPLL 中频率最高的模块，锁相环合成的载波频率由 VCOVCO 得到。VCOVCO 的频率受控制电压的变化发生改变，图 3.13.1 说明了 VCOVCO 的压控特性，随着控制 电压 V Vout从V变化到 V V2，输出频率3OUT从3变化到叱，定义输出频率对电压的 变化率为调谐增益为

5、 K Kvco。则有下图振荡器通常有两种：1.1.基于相移网络的 RCRC 和有源元件的环形振荡器（RingRing）,面积小，功耗 低，缺点噪声大，谐振 Q Q 小2.2.LCLC 振荡器。高 Q Q,选频特性好，但面积大学习好资料欢迎下载经典结构，输出频率和调谐增益由电感和 C C 决定，由于电感 Q Q 值有限，所以 会影响相位噪声和消耗能量，MOSMOS 管的负阻刚好补充能量。CHAP.3 鉴频鉴相器PFDPFD 的作用是检测频率差和相位差，输入端为参考信号 VrefVref 及反馈信号 VfbVfb，PFDPFD 分别检测两组信号的上升沿，当检测到 VrefVref 的上升沿后输出端 UPUP 输出 1 1, 检测到VfbVfb 的上升沿后输出端 DNDN 输出 1 1,若 UPUP 和 DNDN 同时为 1 1 则进入复位状M7加入电容阵