杭电计算机组成原理寄存器堆设计实验4

1、杭州电子科技大学计算机学院实验报告课程名称：计算机组成原理 实验项目：寄存器堆设计实验 指导教师 实验位置： 姓 班 级： 学 号： 日 期：2015年5月7日 实验目的（1） 学习和使用Verlilog HDL 进行和思绪电路的设计方法（2） 掌握灵活的运用Verilog HDL 进行各种描述与建模的技巧和方法（3） 学习寄存器堆的数据传送与读写工作原理，掌握寄存器读一的设计方法实验环境ISE Design Suite 14.6Digilent Adept Nexys3实验板实验内容（算法、程序、步骤和方法）根据实验原理设计32个32位的寄存器堆，有俩个读端口，1个写端口，既能同时读出两个寄

2、存器的值，写入一个寄存器，设计寄存器只需要定义一个reg类型的数组即可完成，利用数组下标操作，寄存器即可，同时也有Rest 和CLk 信号控制我们的操作的进行。8位的LED进行显示我们读出的数据的一部分！1. 实验的顶层模块：module Test_Rgisterfile(Addr,Write_Reg,C1,C2,Clk,Reset,LED);input 4:0Addr;input 1:0C1;input Write_Reg,C2,Clk,Reset;output reg 7:0LED;wire 31:0R_Data_A,R_Data_B;reg 31:0W_Data;reg 4:0A,B;R

3、egisterfile reg1(A,B,Addr,Write_Reg,W_Data,Clk,Reset,R_Data_A,R_Data_B); always(Addr or Write_Reg or C1 or C2 or R_Data_A or R_Data_B)begin A=0; B=0; LED=0; W_Data=0; if(!Write_Reg) begin if(!C2) begin A=Addr; case(C1) 2'b00:LED=R_Data_A7:0; 2'b01:LED=R_Data_A15:8; 2'b10:LED=R_Data_A23:1

4、6; 2'b11:LED=R_Data_A31:24; endcase end else begin B=Addr;case(C1) 2'b00:LED=R_Data_B7:0; 2'b01:LED=R_Data_B15:8; 2'b10:LED=R_Data_B23:16; 2'b11:LED=R_Data_B31:24;endcase end end else begin case(C1) 2'b00:W_Data=32'h0000_0003; 2'b01:W_Data=32'h0000_0607; 2'b10

5、:W_Data=32'hFFFF_FFFF; 2'b11:W_Data=32'h1111_1234; endcase end end endmodule2. 寄存器的操作模块：module Registerfile(input 4:0R_Addr_A, input 4:0R_Addr_B, input 4:0W_Addr, input Write_Reg, input 31:0W_Data, input Clk, input Reset, output 31:0R_Data_A, output 31:0R_Data_B );reg 31:0REG_Files0:31;r

6、eg 5:0i;initialbegin for(i=0;i<=31;i=i+1)REG_Filesi=0;endassign R_Data_A=REG_FilesR_Addr_A; assign R_Data_B=REG_FilesR_Addr_B;always(posedge Clk or posedge Reset)begin if(Reset) for(i=0;i<=31;i=i+1)REG_Filesi=0; else if(Write_Reg && W_Addr!=0) REG_FilesW_Addr=W_Data;endendmodule（接上）实验内

7、容（算法、程序、步骤和方法）3. 管脚配置NET "Addr0" LOC = M8;NET "Addr1" LOC = N8;NET "Addr2" LOC = U8;NET "Addr3" LOC = V8;NET "Addr4" LOC = T5;NET "C10" LOC = T10;NET "C11" LOC = T9;NET "C2" LOC = B8;NET "Clk" LOC = C9;NET &quo

8、t;LED0" LOC = U16;NET "LED1" LOC = V16;NET "LED2" LOC = U15;NET "LED3" LOC = V15;NET "LED4" LOC = M11;NET "LED5" LOC = N11;NET "LED6" LOC = R11;NET "LED7" LOC = T11;NET "Reset" LOC = D9;NET "Write_Reg" LOC = V9;数据记录和计算实验仿真波形：结论（结果）按照实验的要求，一步步的进行操作。能够正确的进行Wire_Reg写操作，进行读操作时LED灯的显示，利用选择A，B操作读出信号，已经Reset进行清零信号的操作，都能顺利的进行，本实验多次失败，收获不小。试验心得与小结本实验，让我更加清楚