pld实训指导书

1、电子专业PL或训指导书一、实训目的1、掌握基本元器件编程方法2、熟悉KHF-卵CPL欧验箱的使用3、掌握MAX+PLUSI以及CPLDDOWNLOAD的使用4、熟练使用VHD语言编程二、时间地点实训中心（电子技术实验室）三、实训班级四、指导老师冯鸥五、实训内容内容1KHF-5实验开发系统简介系统基本特征配备：本实验箱配有altera低电压1k系列（3万门以上）芯片下载板资源：芯片门数最多达到10万门（ACEX1K100，管脚可达208脚。编辑方式有图形编辑，文本编辑，波形编辑，混合编辑等方式，硬件描述语言有AHDLVHDLVerilog-HDL等语言。主板功能：配有模拟可编程器件ispPAC器

2、件系列，突破传统的EDA实验箱一般只做数字电路实验的模式，用户可以在实验箱上通过的模拟可编程器件进行模拟电子的开发训练。实验箱配有10个数码管，（包括6个并行扫描数码管和4个串行扫描数码管）。1 6个数据开关，4个脉冲开关，数据开关和脉冲开关可配合使用，也可单独使用。A/D转换，采用双AD专换，有常规的8位A/萌专换器ADC0809还可以适配位数较高，速度较快的12位A/D转换器MAX196D/A转换器，采用学生所熟知的芯片DAC0832.通用小键盘，本实验箱提供16个微动开关（4X4）,可通他们方便的进行人机交互。单片机扩展槽，由于实验箱上的所有资源（如数码管、数据开关、小键盘等）都可以借用

3、，因此通过此扩展槽可以开发单片机及单片机接口实验。外围扩展口，为了便于开发，本实验箱还预留一个40PIN的扩展槽，用以与外围电路的联接。模拟数字混合设计1.4.详细的管脚说明下面详细的介绍有关电路组成：(1) 时钟源本实验器CPLD芯片由50M晶振提供振荡频率，接与P183管脚。为了方便操作，还为系统提供了约1Hz1MHz连续可调的时钟信号，接至CPLD的P78脚，通过调节短路夹J1和J2来改变其输出频率值。22.1184MHz的时钟信号接于CPLD的80脚(P80)。(2) 输入开关本实验器中的开关设计新颖独特，有创意，与一般电路中的开关设计不同。本实验器中有16个数据开关(SWSW16,4

4、个脉冲开关(KP1KP4)。在通常状态下数据开关和脉冲开关为低电平。数据开关和脉冲开关可配合使用，也可单独使用。若二者配合使用，在数据开关为低电平时，按下脉冲开关则产生一个高脉冲；在数据开关为高电平时，按下脉冲开关则产生一个低脉冲。其中16个数据开关与CPLD的管脚的连接情况依次为:SW1-P103,SW2-P104,SW3-P111,SW4-P112SW5-P113SW6-P1114SW7-P115SW8-P116SW9-P119SW10-P120SW11-P121,SW12-P122SW13-P125SW14-P126SW15-P127SW16-P12&同时与数据开关和CPLDffi应引脚

5、相连的还有16个LED显示管，可以作为输出使用。在作为输出时，不论数据开关和脉冲开关为高电平还是低电平，均不影响其状态。脉冲开关(KP1KP4D与CPLD的管脚的连接情况依次为P103,P104,P111,P112与数据开关SWSWz复用CPLDP191、P192、P19&P195、P196、P197。(3) A/D转换本实验器A/D转换采用双AD转换，有8位A/D转换器ADC0809与12位A/D转换器MAX196对于ADC0809本实验器只使用了一路模拟量输入IN-1,其余7个模拟量输入端均接到扩展槽COM5用户可实现最多7路模拟量分时输入。ADD-A,ADD-B,ADD-C可选择地址，分

6、别接到CPLD的对应管脚P36,P37,P38。START启动信号)与ALE(地址锁存信号)均接到CPLD的对应管脚P19。时钟CLOCK接到CPLD的对应管脚P40。EOC(转换结束信号)接到CPLD勺对应管脚P39,Enable对应的管脚P17。8位数字量输出端由低(lsb28)到高(msb2一1)分别接到CPLD的对应管脚P24,P25,P26,P27,P28,P29,P30,P31。对于MAX196其VDD外电源VCC(+5V,WF端接与P25,RD读端接与P24,INT端接与P19,6路输入与ADC0809复用，12位输出(D0D12)分别接与P26,P27,P28,P29,P30,

7、P31,P36,P37,P38,P39,P40,P41。用户可以随意的使用任意一种。(4) DA转换在主板上在一个CA转换器，DAC0832参考电压为VCC(+5V),数字量由CPLD输入到DAC0832的DI0-DI7，与CPLDW脚的对应关系为：P132DI0,P133-DI1,P134-DI2,P135-DI3,P136DI4,P139-DI5,P140-DI6,P141-PDI7,P16CS模拟量输出由J3(COM2输出。(5) 单片机扩展槽及外扩槽在主板上留有一个模拟单片机扩展槽，用于CPLD模拟单片机之用，其与CPLD勺接口分别为，P0.0P0.7(3932),对应与P44,P45

8、,P46,P47,P53,P54,P55,P56;P1.0一P1.7(18),对应与P57,P58,P60,P61,P62,P63,P64,P65;P2.0P2.7(2128),对应与P75,P74,P73,P71,P70,P69,P68,P67;P3.0P3.7(1017),对应与P83,P85,P86,P87,P88,P89,P90,P92;PSENW对应于P194,ALE脚对应与P79;RST脚对应于P18(6) RS232接口TXD(PQ接到RXD(CPLD的P182;RXD(PQ接到TXD(CPLD的P93(7) RS48成口RS485的DI、RD分别接CPLD勺P167、P169管

9、瓯DERE并联后与CPLD的P168相连。(8) 键盘4X4键盘的接口电路如图3-2所示：CPLD勺P120、P121、P122、P125管脚作为扫描码输出，分别接到键盘的输入端，键盘的查询输出接到CPLD的P126、P127、P128、P131四个管脚上。扩展接口40PIN的扩展槽COM6为了外扩使用，在主板上设置有一个40PIN的扩展槽COM6该扩展槽与标准的51单片机仿真机接口兼容，其接口定义如下：1-PO57、2-VCG3-PO58、4-PO44、5-PO60、6-PO45、7-PO61、8-PO46、9-PO62、10-PO47、11-PO63、12-PO53、13-PO64、14-

10、PO54、15-PO65、16-PO55、17-P18、18-PO56、19-PO83、20-VCG21-PO85、22-P79、23-PO86、24-PO93、25-PO87、26-PO67、27-PO88、28-PO68、29-PO89、30-PO69、31-PO90、32-PO70、33-PO92、34-PO71、35-XTAL2、36-PO73、37-XTAL1、38-PO74、39-GND40-PO75。其中POXX表示CPLD勺管脚经过电阻后与扩展口相连。26PIN的扩展槽COM5其与CPLD寸应的管脚在主板上已标明，此扩展槽可供用户根据自己的需要使用，其接口定义如下：1-PO20

11、4、2-PO205、3-PO206、4-PO207、5-PO208、6-PO7、7-PO8、8-P09、9-PO10、10-PO11、11-PO12、12-PO13、13-PO14、14-PO15、15-PO16、16-PO17、17-GNQ18-DATA2、19-DATA320-PO160、21-DATA422-DATA523-GND24-+12V、25-12V、26-VCC其中DATA2DATA3DATA4DATA5为CPLD勺DATA7.0的部分配置管脚。内容2编程实验内容：一.分频电路与12归1电路设计一.实验目的1. 学习硬件描述语言描述电路的原理。2 .学习分频电路的设计算法。3.

12、 学会使用AHDLiS行简单的电路设计。4. 学会使用VHDLiS行简单的电路设计。5. 掌握生成include文件并调用的方法。6. 掌握VHD通言调用子程序的方法。二实验仪器1 .PC机一台2 .MAX+PLUSCPLD开发系统一套3 .KHF-5型实验开发系统一套4 .CPLDDN200观下载软件一套.实验要求1. 复习教材有关硬件描述语言的章节。2. 预习实验内容。3. 用硬件描述语言进行电路设计。4. 下载并用数码管显示结果。四.实验内容与步骤设计一个频电路已知cpld信号源脉冲频率为50M试编写一分频程序，得到一周期为1秒(频率为1Hz)的脉冲频率，并将之形成include文件。i

13、nclk锁定到pin183(50MHz)。Outputa0,Outputa1,Outputa2,Outputa3,Outputa4,Outputa5,Outputa6,分别锁定到P161(D4),P162(D5),P163,P164(D6),P166(D7),P167,P168数码管的七段上。Outputb0,Outputb1,Outputb2,Outputb3,Outputb4,Outputb5,Outputb6,分别锁定到P170,P172,P173,P174,P175,P176,P177数码管的七段上。(1)(8)启动CPLDDN2005T载软件进行下载。要求：自己独立设计一60进制程序

14、，编译并下载。二.使用进行数字钟设计一. 实验目的1. 进一步学习用硬件描述语言进行电路设计的方法。2. 掌握初步设计比较复杂电路的方法。二. 实验仪器1 .PC机一台2 .MAX+PLUISCPLD开发系统一套3 .KHF-5型实验开发系统一套三. .CPLDDN200理下载软件一套实验要求1. 预习实验内容。2. 复习教材相关内容。3. 复习实验五的相关内容。3. 用硬件描述语言描述60进制或23归。的程序，利用实验四中分频的结果，在文本编辑方式下，完成数字钟设计用数码管显示结果。实验内容与步骤本程序的编译，仿真及下载与前述VHD通言相同，不再详述。管脚锁定参考实验一三串形扫描显示电路设计

15、实验目的1. 通过用VHDL语言设计串形扫描显示电路进一步掌握使用VHDL方法。2 .熟悉使用KHF-5型实验箱的数码管进行显示。实验仪器1 .PC机一台2 .MAX+PLUSCPLD开发系统一套3 .KHF-5型实验开发系统一套二. .CPLDDN200观下载软件一套实验要求1. 预习串行扫描显示的原理2. 复习教材相关内容。3. 用硬件描述语言进行电路设计。三. 实验内容及实验步骤(1)分配管脚。Outa(0to6)锁定到P189、P190P191、P192、P193、P195、P19&P197Outb(0to2)锁定到P187、P18&P180inclk为p183管脚四BCD码转换电路设

16、计一. 实验目的1. 用硬件描述语言设计较复杂电路。2. 掌握综合性电路的设计方法。二. 实验仪器1 .PC机一台2 .MAX+PLUISCPLD开发系统一套3 .KHF-5型实验开发系统一套三. .CPLDDN200观下载软件一套实验要求1.复习BCD转换的原理。2. 复习教材相关内容。3 .用硬件描述语言进行电路设计。其中ina0-ina7分别对应芯片管脚p116p115p114p113p112p111p104p103.outa0-outa6分别对应芯片管脚168167166164163162161.outb0-outb6分别对应芯片管脚p177p176p175p174p173p172p1

17、70.outc0-outc6分别对应芯片管脚P189、P190、P191、P192、P193、P195、P196、P197.outd0-outd2分别对应芯片管脚P187、P186、P180.六. 实训所需元器件:器件名称数量PC机1MAX+PLUSnCPLD开发系统1KHF5型实验开发系统1CPLDDN2005下载软件1相关导线，电源线g七. 实验时间安排星期节一二三四五1-2软件使用实验箱电路熟悉分频电路与12归1电路设计使用进行数串形扫描显示电路设计实训验收3-4字钟设计BCD码转换电路设计书写实训报告5-6机动串形扫描显示电路设计BCD码转换电路设计机动八、要求1、事先认真阅读本指导书，明确实训任务和要求2、全班分为20组，每组1-2人，其中1人任组长。各组编号分别为120。各组按实训内容安排完成实训内容。组长负责组内成员的分工和协调，由班长负责分组和制定组长工作，并按时提交两份分组表，分别交予指导老师和实训处的实习老师。3、实训期间，注意安全用电，在通电调试前先由老师检查无误后再送电。不得带电维修和装配。4、规范使用仪器仪表，注意不得损坏仪器仪表。5、按时完成每个阶段的实训任务，实训期满时，每组主动将实训内容（