数字电子技术第6章

1、 第 六 章时 序 逻 辑 电 路 教学内容6.1 概述6.2 时序逻辑电路的分析方法6.3 若干常用的时序逻辑电路6.4 时序逻辑电路的设计方法 教学要求教学要求 一一. .重点掌握的内容：重点掌握的内容：（1）时序逻辑电路的概念及电路结构特点；（2）同步时序电路的一般分析方法；（3）同步计数器的一般分析方法；（4）会用置零法和置数法构成任意进制计数器。二二. .一般掌握的内容：一般掌握的内容：（1）同步、异步的概念，电路现态、次态、有效状态、无效状态、有效循环、无效循环、自启动的概念，寄存的概念；（2）同步时序逻辑电路设计方法。6.1 概述概述 一、组合电路与时序电路的区别一、组合电路与时

2、序电路的区别1. 组合电路：组合电路：电路的输出电路的输出只与电路的输入有关，只与电路的输入有关，与电路的与电路的前一时刻前一时刻的状态无关。的状态无关。2. 时序电路：时序电路：电路在某一给定时刻的输出电路在某一给定时刻的输出取决于该时刻电路的输入取决于该时刻电路的输入还取决于还取决于前一时刻电路的状态前一时刻电路的状态由触发器保存由触发器保存时序电路：时序电路： 组合电路组合电路+触发器触发器电路的状态与电路的状态与时间时间顺序有关顺序有关组合电路存储电路X1XpY1YmQ1QtW1Wr输入输出 时序电路在任何时刻的稳定输出，时序电路在任何时刻的稳定输出，不仅不仅与与该时刻的输入信号有关，

3、而且该时刻的输入信号有关，而且还与电路原来的还与电路原来的状态状态有关。有关。构成构成时序逻辑电路时序逻辑电路的基本单元是的基本单元是触发器触发器。 二、时序逻辑电路的分类：二、时序逻辑电路的分类：按按动动作作特特点点可可分分为为同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路所有触发器状态的变化都是在所有触发器状态的变化都是在同一时钟信号同一时钟信号操作下操作下同时同时发生。发生。触发器状态的变化触发器状态的变化不是同时不是同时发生。发生。按按输输出出特特点点可可分分为为米利型时序逻辑电路米利型时序逻辑电路穆尔型时序逻辑电路穆尔型时序逻辑电路输出不仅取决于存储电路的状态，而且

4、还输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。决定于电路当前的输入。输出仅决定于存储电路的状态，与电路输出仅决定于存储电路的状态，与电路当前的输入无关。当前的输入无关。三、时序逻辑电路的功能描述方法三、时序逻辑电路的功能描述方法逻辑方程组逻辑方程组状态表状态表卡诺图卡诺图状态图状态图时序图时序图逻辑图逻辑图 特性方程：描述触发器逻辑功能的逻辑表达式。特性方程：描述触发器逻辑功能的逻辑表达式。驱动方程驱动方程：（激励方程）触发器输入信号的逻辑：（激励方程）触发器输入信号的逻辑 表达式。表达式。时钟方程时钟方程：控制时钟：控制时钟CLK的逻辑表达式。的逻辑表达式。状态方程状态方程：（

5、次态方程）次态输出的逻辑表达式。：（次态方程）次态输出的逻辑表达式。 驱动方程代入特性方程得状态方程。驱动方程代入特性方程得状态方程。输出方程输出方程：输出变量的逻辑表达式。：输出变量的逻辑表达式。1. 逻辑方程组逻辑方程组2. 状态表状态表反映输出Z、次态Q*与输入X、现态Q之间关系的表格。3. 状态图状态图反映时序电路状态转换规律，及相应输入、输出取值关系的图形。箭尾：现态箭头：次态标注：输入输出4. 时序图时序图 时序图又叫时序图又叫工作波形图工作波形图，它用波形的形式形，它用波形的形式形象地表达了输入信号、输出信号、电路的状态等象地表达了输入信号、输出信号、电路的状态等的取值在时间上的

6、对应关系。的取值在时间上的对应关系。 这四种方法从不同侧面突出了时序电路逻这四种方法从不同侧面突出了时序电路逻辑功能的特点，它们在本质上是相同的，可以辑功能的特点，它们在本质上是相同的，可以互相转换。互相转换。电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、状态表状态表时序图时序图15时序电路的分析步骤：时序电路的分析步骤：46.2 时序逻辑电路的分析方法时序逻辑电路的分析方法2将驱动方程代入特性方程判断电路逻判断电路逻辑功能辑功能,检查检查自启动自启动3计算有效状态：有效状态：在时序电路中，凡是被利用了的状态。有效循环：有效循环：有效状态构

7、成的循环。无效状态：无效状态：在时序电路中，凡是没有被利用的状态。无效循环：无效循环：无效状态若形成循环，则称为无效循环。自启动：自启动：在CLK作用下，无效状态能自动地进入到有效循环中，则称电路能自启动，否则称不能自启动。例6.2.1解解: 写方程组写方程组21312321)(QQJQJQQJ233121)(1QKQQKK 驱动方程同步时序电路，时钟方程省去。输出方程32QQY求状态方程求状态方程将驱动方程代入JK触发器的特性方程 中得电路的状态方程:QKQJQ* 323213333*3231212222*21321111*1)(QQQQQQKQJQQQQQQQKQJQQQQQKQJQ计算、

8、列状态转换表计算、列状态转换表 32321*323121*2132*1)(QQQQQQQQQQQQQQQQ 32321*323121*2132*1)(QQQQQQQQQQQQQQQQ画状态转换图画状态转换图000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y作时序图作时序图 说明电路功能说明电路功能这是一个同步七进制加法计数器，能自启动。000001001011001011011000例6.2.3解:写方程式驱动方程21211QQADQD代入D触发器的特性方程，得到电路的状态方程212*211*1QQADQQDQ输出方程21212121)()(QQA

9、QQAQQAQQAY 求状态方程求状态方程输入 现 态 次 态输出12 QQ*1*2QQAY0 001 010 110 00001 01 1110 11 11 0011 11 000 0111 000 100 010 021*21*1QQAQQQ2121QQAQQAY计算、计算、列状态转列状态转换表换表212*211*1QQADQQDQ2121QQAQQAY输入 现 态 次 态输出12 QQ*1*2QQAY0 001 010 110 00001 01 1111 10 11 0011 11 000 0111 000 110 000 0画状态转换图画状态转换图电路状态电路状态转换方向转换方向000

10、11011转换条件转换条件0/0A/YQ2Q10/10/00/01/01/01/11/0作时序图作时序图 说明电路功能说明电路功能A=0时是二位二进制加法计数器；A=1时是二位二进制减法计数器。0111100110016.3 若干常用的时序逻辑电路若干常用的时序逻辑电路寄存器和移位寄存器寄存器和移位寄存器 一、寄存器一、寄存器 在数字电路中，用来存放二进制数据或代码在数字电路中，用来存放二进制数据或代码的电路称为的电路称为寄存器寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储一个触发器可以存储1 1位二进制代码，存放位二进

11、制代码，存放n位位二进二进制代码的寄存器，需用制代码的寄存器，需用n个个触发器来构成。触发器来构成。同步触发器构成4位寄存器边沿触发器构成（1）清零清零。 ，异步清零。即有：00000123QQQQ0DR0123*0*1*2*3DDDDQQQQ（2）送数送数。 时，CLK上升沿送数。即有：1DR（3）保持保持。在 、 CLK上升沿以外时间，寄存器内容将保持不变。1DR二、移位寄存器二、移位寄存器单向移位寄存器单向移位寄存器2*31*20*1*0QQQQQQDQi、001 0010011 110110101 经过经过4个个CLK信号以后，串行输入的信号以后，串行输入的4位代码全部移入寄位代码全部

12、移入寄存器中，同时在存器中，同时在4个触发器输出端得到并行输出代码。个触发器输出端得到并行输出代码。 首先将首先将4位数据并行置入移位寄存器的位数据并行置入移位寄存器的4个触发器中，经个触发器中，经过过4个个CP,4位代码将从串行输出端依次输出，实现数据的并行位代码将从串行输出端依次输出，实现数据的并行串行转换。串行转换。单向移位寄存器具有以下主要特点：单向移位寄存器具有以下主要特点：（1 1）单向移位寄存器中的数码，在）单向移位寄存器中的数码，在CLK脉冲操脉冲操 作下，可以依次右移或左移。作下，可以依次右移或左移。（2 2）n位单向移位寄存器可以寄存位单向移位寄存器可以寄存n位二进制位二进

13、制 代码。代码。n个个CLK脉冲即可完成串行输入工作，脉冲即可完成串行输入工作， 此后可从此后可从Q0Qn-1端获得并行的端获得并行的n位二进制数码，位二进制数码，再用再用n个个CLK脉冲又可实现串行输出操作。脉冲又可实现串行输出操作。（3 3）若串行输入端状态为）若串行输入端状态为0 0，则，则n个个CLK脉冲后，脉冲后， 寄存器便被清零。寄存器便被清零。双向移位寄存器双向移位寄存器2片片74LS194A接成接成8位双向移位寄存器位双向移位寄存器本节小结：本节小结： 寄存器是用来存放二进制数据或代寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何码的电路，是一种基本时序电路。任

14、何现代数字系统都必须把需要处理的数据现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。和代码先寄存起来，以便随时取用。本节小结：本节小结： 寄存器分为寄存器分为基本寄存器基本寄存器和和移位寄存器移位寄存器两大类。基本寄存器的数据只能并行输入、两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、行输出，并行输入、串行输出，串行输入、并行输出。并

15、行输出。 寄存器的应用很广，特别是移位寄存器，寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构行数码转换成串行数码，还可以很方便地构成成移位寄存器型计数器移位寄存器型计数器和和顺序脉冲发生器顺序脉冲发生器等等电路。电路。本节小结：本节小结：计数器计数器 在数字电路中，能够记忆输入脉冲个数的电在数字电路中，能够记忆输入脉冲个数的电路称为计数器。路称为计数器。分类：分类：按计数器中触发器是否同时翻转按计数器中触发器是否同时翻转同步计数器同步计数器异步计数器异步计数器按计数器中的数字增减按计数器中的

16、数字增减加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器按计数器容量按计数器容量二进制计数器二进制计数器N进制计数器进制计数器十进制计数器十进制计数器计计数数器器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器加法计数器加法计数器同步计数器同步计数器异步计数器异步计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器0132110122011001QQQQKJQQKJQKJKJnnnnn位二进制同步加法计数器的电路连接规律：位二进制同步加法

17、计数器的电路连接规律：驱动方程驱动方程输出方程输出方程0121QQQQCnn一、同步计数器一、同步计数器279页图页图6.3.104位二进制同步加法计数器位二进制同步加法计数器 若计数脉冲频率为若计数脉冲频率为f0，则，则Q0、Q1、Q2、Q3端输出脉冲的端输出脉冲的频率依次为频率依次为f0的的1/2、1/4、1/8、1/16。因此又称为分频器。因此又称为分频器。4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/163预置数控预置数控制端制端数据输入端数据输入端异步复位端工作状态工作状态控制端控制端进位进位输出输出(a)引脚排列图4位同步二进制计数器位同步二进制计数器741

18、61功能表功能表74161具有具有异步清零异步清零和和同步置数同步置数功能功能.4位同步二进制计数器位同步二进制计数器74163功能表功能表74163具有具有同步清零同步清零和和同步置数同步置数功能功能.0132110122011001QQQQKJQQKJQKJKJnnnn驱动方程驱动方程输出方程输出方程0121QQQQBnnn位二进制同步减法计数器的连接规律：位二进制同步减法计数器的连接规律：284页图页图6.3.154位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS191预置数控预置数控制端制端使能端使能端加减控加减控制端制端串行时钟输出串行时钟输出4位同步二进制可逆计数器位同

19、步二进制可逆计数器74LS191功能表功能表74LS191具有具有异步置数异步置数功能功能.111011101110001000100111100000100双时钟加双时钟加/减计数器减计数器74LS19374LS193具有具有异步清零异步清零和和异步置数异步置数功能功能.2 2、同步同步十进制计数器十进制计数器同步十进制加法计数器同步十进制加法计数器:在同步二进制加法计数在同步二进制加法计数器基础上修改而来器基础上修改而来. 同步十进制加法计数器同步十进制加法计数器74LS160与与74LS161逻辑图和功能表均相同逻辑图和功能表均相同,所不同的是所不同的是74LS160是是十进制而十进制而

20、74LS161是十六进制。是十六进制。 同步十进制可逆计数器也有单时钟和双时钟同步十进制可逆计数器也有单时钟和双时钟两种结构形式。属于单时钟的有两种结构形式。属于单时钟的有74LS190等，属等，属于双时钟的有于双时钟的有74LS192等。等。74LS190与与74LS191逻辑图和功能表均相同；逻辑图和功能表均相同；74LS192与与74LS193逻辑图和功能表均相同。逻辑图和功能表均相同。二、异步计数器二、异步计数器1 1、异、异步步二进制计数器二进制计数器3位异步二进制加法计数器100 KJ111 KJ122 KJ触发器为触发器为下降沿触发下降沿触发，Q0接接CLK1,Q1接接CLK2。

21、若若上升沿触发上升沿触发，则应，则应 Q0接接CLK1,Q1接接CLK2。3位异步二进制减法计数器100 KJ111 KJ122 KJ触发器为触发器为下降沿触发下降沿触发， 接接CLK1, 接接CLK2。若若上升沿触发上升沿触发，则应，则应 接接CLK1, 接接CLK2。0Q1Q0Q1Q2 2、异、异步步十进制计数器十进制计数器异步二五十进制计数器74LS290置0端置9端 若计数脉冲由若计数脉冲由CLK0端输入，输出由端输入，输出由Q0端引端引出，即得到出，即得到二进制二进制计数器；若计数脉冲由计数器；若计数脉冲由CLK1端输入，输出由端输入，输出由Q1Q3引出，即是引出，即是五进制五进制计

22、数器；计数器；若将若将CLK1与与Q0相连相连，同时以，同时以CLK0为输入端为输入端，输，输出由出由Q0Q3引出，则得到引出，则得到8421码码十进制十进制计数器。计数器。74LS290功能表功能表缺点：缺点：（1）工作频率较低；）工作频率较低； （2）在电路状态译码时存在竞争）在电路状态译码时存在竞争冒险现象。冒险现象。异步计数器特点异步计数器特点优点：优点：结构简单结构简单三、任意进制计数器的构成方法三、任意进制计数器的构成方法 利用现有的利用现有的N N进制计数器构成任意进制（进制计数器构成任意进制（M M）计）计数器时，如果数器时，如果MNMNMN，则要多片，则要多片N N进制计数器

23、。进制计数器。实现方法实现方法置零法（复位法）置零法（复位法）置数法（置位法）置数法（置位法）置零法：置零法：适用于有清零输入端的集成计数器。原适用于有清零输入端的集成计数器。原理是不管输出处于哪一状态，只要在清零输入端理是不管输出处于哪一状态，只要在清零输入端加一有效电平电压，输出会立即从那个状态回到加一有效电平电压，输出会立即从那个状态回到00000000状态，清零信号消失后，计数器又可以从状态，清零信号消失后，计数器又可以从00000000开始重新计数。开始重新计数。 置数法：置数法：适用于具有预置功能的集成计数器。对适用于具有预置功能的集成计数器。对于具有预置数功能的计数器而言，在其计

24、数过程于具有预置数功能的计数器而言，在其计数过程中，可以将它输出的任意一个状态通过译码，产中，可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在生一个预置数控制信号反馈至预置数控制端，在下一个下一个CLK脉冲作用后，计数器会把预置数输脉冲作用后，计数器会把预置数输入端入端D0D1D2D3的状态置入输出端。预置数控制的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新信号消失后，计数器就从被置入的状态开始重新计数。计数。例例6.3.2解：解：置零法置零法 74LS160具有异步清零功能Q3Q2Q1Q0000000010010001101000101

25、0110)(12QQRD当当MN时，需用多片时，需用多片N进制计数器组合实现进制计数器组合实现串行进位方式、并行进位方式、串行进位方式、并行进位方式、 整体置零方式、整体置数方式整体置零方式、整体置数方式 若若M可分解为可分解为M=N1N2(N1、N2均小于均小于N），），可采用连接方式有：可采用连接方式有： 若若M为大于为大于N的素数，不可分解，则其连接的素数，不可分解，则其连接方式只有：方式只有： 整体置零方式、整体置数方式整体置零方式、整体置数方式串行进位方式：串行进位方式：以低位片的进位信号作为高位片以低位片的进位信号作为高位片的时钟输入信号。的时钟输入信号。并行进位方式：并行进位方式

26、：以低位片的进位信号作为高位片以低位片的进位信号作为高位片的工作状态控制信号。的工作状态控制信号。整体置零方式：整体置零方式：首先将两片首先将两片N进制计数器按最简进制计数器按最简单的方式接成一个大于单的方式接成一个大于M进制的计数器，然后在进制的计数器，然后在计数器记为计数器记为M状态时使状态时使RD=0，将两片计数器同，将两片计数器同时置零。时置零。整体置数方式：整体置数方式：首先将两片首先将两片N进制计数器按最简进制计数器按最简单的方式接成一个大于单的方式接成一个大于M进制的计数器，然后在进制的计数器，然后在某一状态下使某一状态下使LD=0，将两片计数器同时置数成，将两片计数器同时置数成

27、适当的状态，获得适当的状态，获得M进制计数器。进制计数器。例例6.3.3 用两片同步十进制计数器接成百进制计数器用两片同步十进制计数器接成百进制计数器.解：解：并行进位方式并行进位方式串行进位方式串行进位方式例例6.3.4 用两片用两片74LS160接成二十九进制计数器接成二十九进制计数器.解：解： 整体置零方式整体置零方式整体置数方式整体置数方式四、移位寄存器型计数器四、移位寄存器型计数器环形计数器环形计数器结构特点结构特点: D0=Q3CLK状态转换图状态转换图:构成四进制计数器构成四进制计数器,不能自启动不能自启动.能自启动的环形计数器能自启动的环形计数器:状态转换图：状态转换图： n位

28、移位寄存器构成的环形计数器只有位移位寄存器构成的环形计数器只有n个个有效状态，有有效状态，有2n-n个无效状态。个无效状态。扭环形计数器扭环形计数器结构特点结构特点:10nQD状态转换图：状态转换图：能自启动的扭环形计数器能自启动的扭环形计数器:状态转换图：状态转换图： n位移位寄存器构成的扭环形计数器有位移位寄存器构成的扭环形计数器有2n个有效状态，有个有效状态，有2n-2n个无效状态。个无效状态。6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法根据设根据设计要求计要求画原始画原始状态图状态图最简状最简状态图态图画电画电路图路图检查电路检查电路能否自启能否自启动动12 24 46 6选触

29、发器，求时钟、选触发器，求时钟、输出、状态、驱动输出、状态、驱动方程方程5 5状态状态分配分配3 3化简化简设计步骤设计步骤:确定输入、确定输入、输出变量及输出变量及状态数状态数2n-1M2n例例6.4.1 设计一个带有进位输出端的十三进制计数器设计一个带有进位输出端的十三进制计数器.解：解：该电路不需输入端该电路不需输入端,有进位输出用有进位输出用C表示，规定有进表示，规定有进位输出时位输出时C=1，无进位输出时，无进位输出时C=0。十三进制计数器十三进制计数器应该有十三个有应该有十三个有效状态，分别用效状态，分别用S0、S1、S12表示。表示。画出其状态转换画出其状态转换图：图：1建立原始

30、状态图建立原始状态图状态转换图不需化简。状态转换图不需化简。因为因为231324，因此取触发器因此取触发器位数位数n=4。对状。对状态进行编码，态进行编码，得到状态转化得到状态转化表如下：表如下：状态化简状态化简2 2状态分配状态分配34选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程CQQQQ*0*1*2*3状态方程：状态方程：01223*3QQQQQQ012023123*2QQQQQQQQQQ0101*1QQQQQ0203*0QQQQQ23QQC 若选用若选用4个个JK触发器，需将状态方程变触发器，需将状态方程变换成换成JK触发器特性方程的标准形式，即触发器特性

31、方程的标准形式，即Q*=JQ+KQ,找出驱动方程。找出驱动方程。3230123301223*3)()(QQQQQQQQQQQQQQ201320120313201*2)()()()(QQQQQQQQQQQQQQQQ1010*1QQQQQ00230203*01)(QQQQQQQQQ比较得到触比较得到触发器的驱动发器的驱动方程：方程：230123QKQQQJ)(0132012QQQKQQJ0101QKQJ1)(0230KQQJ3230123301223*3)()(QQQQQQQQQQQQQQ201320120313201*2)()()()(QQQQQQQQQQQQQQQQ1010*1QQQQQ00230203*01)(QQQQQQQQQ画电路图画电路图5230123QKQQQJ)(0132012 QQQKQQJ0101QKQJ1)(0230K