EDA设计仿真与硬件描述语言

1、山东科技大学2008-2009学年第二学期EDA设计仿真与硬件描述语言考试试卷（A卷）班级姓名学号题号三四总得分评卷人审核人得分填空题（共15分）1给岀下述Verilog语句的仿真输出结果（本题5分，每个1分）。(1) $displayb(4,blOlO<4'b0110);输出为：(2) $displayb(4JblxlO二二4'blxlO);输出为：(3) Sdisplayb(A4'blllO);输出为：Sdisplayb(32,blO);输出为：(5)假设reg3:0a;reg7；0y;a=4wblOlO;Sdisplayb(4a3,a)；输出为:2假设des

2、ign为Labi,v,顶层模块名为Labi；TestBench为Labl_TBkv,顶层模玦名为LabiTB按下述步骤要求，采用modelsim命令行方式时的完整仿真命令序列为：（本题10分，每个2分）创建物理库mywork：映射逻辑库work至物理库mywork:编译design至work库:.编译testbench至work库:启动仿真工具仿真：简答题（共45分）(3) 时刻描述）（本题10分，每个2分）Cl).assign#10out二ini&in2;C2)assignout二#5iniIin2;or#(1,2,3)or_inst(o,ini,in2)；'timescal

3、eIns/lOOpsreg7:0led.out;代码片段：hd_out7:0<=fled_out6:0,.ledoutJ；2-假设design为Labi,v,顶层模块名为Labi:TestBench为LablTB.v,顶层模块名为Labi.TB,简述使用QuartusII工具的FPGA实现、验证操作步骤。（本题10分）3.简述有限状态机FSM分为哪两类？有何区别？有限状态机的状态编码风格主要有哪三?FSM的三段式描述风格中，三段分别描述什么？（本题10分）4.基于FPGA的设计流程大体可分为:design设计-synthesis综合一>fit适配一配置FPGA,请简要描述综合、适配

4、、配置过程的主要功能。（本题5分）5.简要说明仿真时阻塞赋值与非阻塞赋值的区别（本题°分）。6.间要说明$display,$strobe,monitor的区别（本题6分）。三设计题（共25分）1.给出异步复位lbitDFF的完整VerilogRTL级描述，复位信号低电平有效,复位时，输出为0。（本题10分）2.给出仿真时生成时钟信号的Ver订og描述,要求生成的时钟信号高电平5ns,低电平20nso（本题5分）3.给出卜述电路的完整verilog描述（注意看图；不需要与Testbench：玄而口均为lbit位宽，名称严格按图定义；异步复位，复位信号高电平有效，复位时，Regl=O,R

5、eg2=l；顶层模块名统一定义为test24）（本题10分）四综合题（共15分）1某设计接口如下述代码所示，功能要求：outl为ini与加刃。ut2为ini或in2，（1）请按功能要求完成设计；请按课堂中testbenchS模式写出testbench（testbench中读取测试向量文件，逐条测试，显25测试失败的测试向量，仿真结束时给出失败统计），并给出测试向量文件内容（简要说明测试向量存储格式，文件中穷举4个测试向量）。（非testbench3模式不得分）（本题15分）moduleLabi（ini,:in2,out1,out2）;inputini;inputin2-outputoutl;outputout2;/*yourcode*/EndmoduletimescaleIns/lOOpsmoduleseg7(oCOM,oSEG7):output3:0oCOM:output7:0oSEG7；assignoC0M0二VbO;assignoCOM1Vbl：assignoC0M2二1'bO;assignoCOM3二VblassignoSEG78,b0101_1000;0x58endmodule4,oSEG78'h90;4hl:oSEG78'h9f;生h2:oSEG785584,h3:oSEG78'hl9;4,h4:oSEG78hl7;4