第四章同步时序电路分析

1、4.1 时序电路概述时序电路概述 4.1.1 时序电路的一般形式时序电路的一般形式 4.1.2 时序电路的分类时序电路的分类4.1.3 时序电路的描述方法时序电路的描述方法4.2 双稳态元件双稳态元件 4.2.1 S-R 锁存器锁存器4.2.2 /S- /R 锁存器锁存器4.2.3 带使能端的带使能端的S- R 锁存器锁存器 4.2.4 D 锁存器锁存器 4.2.5 边沿触发边沿触发D触发器触发器4.2.6 主从主从S-R 触发器触发器 4.2.7 主从主从J-K 触发器触发器4.2.8 边沿触发边沿触发JK 触发器触发器4.2.9 T 触发器触发器 4.3 同步时序电路的分析方法同步时序电路

2、的分析方法 4.4 计数器计数器 第四章第四章 同步时序电路的分析同步时序电路的分析4.4.1 二进制串行计数器二进制串行计数器 4.4.2 二进制同步计数器二进制同步计数器 4.4.3 用跳越的方法实现任用跳越的方法实现任 意模数的计数器意模数的计数器4.4.4 强置位计数器强置位计数器 4.4.5 预置位计数器预置位计数器 4.4.6 修正式计数器修正式计数器4.4.7 MSI 计数器及应用计数器及应用4.5 寄存器寄存器 4.5.1 并行寄存器并行寄存器4.5.2 移位寄存器移位寄存器 4.5.3 MSI寄存器应用举例寄存器应用举例4.6 节拍分配器节拍分配器 4.6.1 计数型节拍分配

3、器计数型节拍分配器4.6.2 移位型节拍分配器移位型节拍分配器4.6.3 MSI节拍分配器举例节拍分配器举例第四章第四章 同步时序电路的分析同步时序电路的分析 Sequential Logic Circuit Analysis4.1 时序电路概述时序电路概述 Summarization数字逻辑电路可分为两大类：数字逻辑电路可分为两大类： 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路组合电路是指它的输出仅由当前输入决定。组合电路是指它的输出仅由当前输入决定。时序电路是指它的输出不仅取决于当前输入，而且时序电路是指它的输出不仅取决于当前输入，而且也取决于过去的输入序列，即过去输入序列不同，也

4、取决于过去的输入序列，即过去输入序列不同，则在同一当前输入的情况下，输出也可能不同。则在同一当前输入的情况下，输出也可能不同。4.1.1 时序电路的一般形式时序电路的一般形式 Structure组合电路组合电路存储电路存储电路x1xnz1zmy1ylY1Yr时序电路输出时序电路输出输出输出存储电路输入存储电路输入内部输出内部输出激励（控制）激励（控制）时序电路输入时序电路输入输入输入存储电路输出存储电路输出内部输入内部输入状态状态输出函数输出函数 zi = fi (x1,x2,xn,y1,y2,yl) i= 1,2,m；激励（控制）函数激励（控制）函数 Yi = gi (x1,x2,xn,y1

5、,y2,yl) i= 1,2,r；4.1.1 时序电路的一般形式时序电路的一般形式 Structurez1zm ：为外部状态；为外部状态；y1yr ：为内部状态，即时序电路的状态，简称为内部状态，即时序电路的状态，简称“状态状态”。输入输入x 的变化规律的变化规律 输出输出z 的变化规律的变化规律状态状态y 的变化规律的变化规律输入输入x 的变化的变化 激励激励Y 的变化的变化状态状态(现态现态y 次态次态yn+1)时序电路的变化规律时序电路的变化规律输入输入x 的变化规律的变化规律 输出输出z 的变化规律的变化规律状态状态y 的变化规律的变化规律输入输入x 的变化的变化 激励激励Y 的变化的

6、变化状态状态(现态现态y 次态次态yn+1)状态变化的描述：状态变化的描述：现态现态某一时刻输入变化前的电路状态；某一时刻输入变化前的电路状态； 次态次态当输入变化后的电路状态当输入变化后的电路状态(即电路将即电路将要进入的状态要进入的状态)；4.1.2 时序电路的分类时序电路的分类 同步时序电路：同步时序电路：其状态的改变受同一个时钟脉冲的其状态的改变受同一个时钟脉冲的控制，且与时钟脉冲同步。即电路在控制，且与时钟脉冲同步。即电路在统一时钟控制统一时钟控制CLK（或（或CP）下，同步改变状态。下，同步改变状态。 异步时序电路：无统一的时钟脉冲异步时序电路：无统一的时钟脉冲使整个系统的工使整个

7、系统的工作同步，输入直接引起状态改变。作同步，输入直接引起状态改变。1、按照引起状态发生变化的原因可分为：、按照引起状态发生变化的原因可分为：4.1.2 时序电路的分类时序电路的分类在同步时序电路中，输入信号在同步时序电路中，输入信号 x 相对时钟脉冲相对时钟脉冲 CP 的变的变化速度而言，如果输入信号化速度而言，如果输入信号 x 在两个时钟脉冲之间信号完成在两个时钟脉冲之间信号完成010 (或或 1 0 1) 两次变化则为两次变化则为脉冲输入脉冲输入，否则为，否则为电平电平输入输入。在异步时序电路中，输入信号在异步时序电路中，输入信号x按照电路研究的目的区按照电路研究的目的区分：如果研究的是

8、分：如果研究的是输入信号输入信号 x 完成完成0 10 (或或1 0 1)两两次变化对电路的影响，则为次变化对电路的影响，则为脉冲输入脉冲输入，否则为，否则为电平输入电平输入。即：即：脉冲输入：脉冲输入：在两个时钟脉冲之间信号完成在两个时钟脉冲之间信号完成 010 (或或 1 0 1) 两次变化后对电路的影响；两次变化后对电路的影响； 电平输入：电平输入：信号完成信号完成 0 1 (或或 1 0) 一次变化对电一次变化对电路的影响。路的影响。2、按、按输入信号输入信号x的特性的特性可分为：可分为：脉冲输入脉冲输入和和电平输入电平输入。4.1.2 时序电路的分类时序电路的分类次态次态逻辑逻辑 G

9、输出输出逻辑逻辑 F 状态状态 存储器存储器 时钟输入输出输出输入输入时钟信号时钟信号激励激励现态现态Mealy型电路型电路次态次态逻辑逻辑 G输出输出逻辑逻辑 F 状态状态 存储器存储器 时钟输入输出输出输入输入时钟信号时钟信号激励激励现态现态Moore型电路型电路3、按、按输出特性输出特性可分为：可分为：Mealy型和型和Moore型。型。4.1.3 时序电路的描述方法时序电路的描述方法1、次态方程、次态方程 Characteristic Equation次态次态yn+1 = Q (输入输入x，现态，现态y)2、次态真值表、次态真值表将输入将输入x及现态及现态y列在真值表左边，次态列在真值

10、表左边，次态yn+1列在右边。列在右边。3、次态卡诺图、次态卡诺图 次态方程用卡诺图的形式表示出来，既次态卡诺图。次态方程用卡诺图的形式表示出来，既次态卡诺图。次态次态yn+1 = Qa (激励激励Y)激励激励Y = G (输入输入x，现态，现态y)4、状态表、状态表 State-table无外部输出的状态表无外部输出的状态表Mealy 型状态表型状态表Moore 型状态表型状态表01y0y1y3y1y2y0y2y3y1y3y0y201y0y1/0y3 /1y1y2/0y0 /0y2y3/0y1 /0y3y0/1y2 /001zy0y1y30y1y2y00y2y3y10y3y0y21xyxyx

11、yyn+1(次态次态)yn+1/z(次态次态/输出输出)yn+1(次态次态)Mealy 型电路的读表（或图）的次序是：型电路的读表（或图）的次序是： 现态现态y 输入输入x 输出输出z 次态次态yn+1Moore 型电路的读表（或图）的次序是：型电路的读表（或图）的次序是： 现态现态y 输出输出z 输入输入x 次态次态yn+15、状态图、状态图 State-diagramsy0y1y2y30/01/00/00/00/11/01/01/1a. Mealy 型状态图型状态图yn+1/z(次态次态/输出输出)01y0y1/0y3 /1y1y2/0y0 /0y2y3/0y1 /0y3y0/1y2 /0

12、Mealy 型状态表型状态表xy5、状态图、状态图 State-diagramsb. Moore 型状态图型状态图y0/0 xy1/0y2/0y3/1xxxxxxxyn+1(次态次态)01zy0y1y30y1y2y00y2y3y10y3y0y21Moore 型状态表型状态表xy5、状态图、状态图 State-diagramsy0y1y2y30/01/00/00/00/11/01/01/1a. Mealy 型状态图型状态图b. Moore 型状态图型状态图y0/0 xy1/0y2/0y3/1xxxxxxxMealy 型电路的读表（或图）的次序是：型电路的读表（或图）的次序是： 现态现态y 输入输

13、入x 输出输出z 次态次态yn+1Moore 型电路的读表（或图）的次序是：型电路的读表（或图）的次序是： 现态现态y 输出输出z 输入输入x 次态次态yn+14.2 双稳态元件双稳态元件 Bistable Element双稳态元件是构成存储电路的基本模块，通常指双稳态元件是构成存储电路的基本模块，通常指锁锁存器存器或或触发器触发器。双稳态元件的特点是：。双稳态元件的特点是： 有两个稳定状态有两个稳定状态，分别表示存储数码，分别表示存储数码 0 或或 1。 在一定的触发信号作用下，它可从在一定的触发信号作用下，它可从一个稳态翻转一个稳态翻转到另一个稳态。到另一个稳态。 作用：作用：每个双稳态元

14、件可保存每个双稳态元件可保存一位二进制数一位二进制数，对应一个，对应一个状态变量。状态变量。 每个双稳态元件有每个双稳态元件有两个互反的输出端两个互反的输出端 Q 和和 /Q， 分别被称为：分别被称为：1 态态 (Q = 1，/Q = 0) 0 态态 (Q = 0，/Q = 1) 触发器或锁存器翻转前的状态称为触发器或锁存器翻转前的状态称为现态现态 Qn (Q)， 翻转后的状态称为翻转后的状态称为次态次态 Qn+1。4.2.1 S-R 锁存器（锁存器（Set-Reset Latche）右图右图(a)中，电路有两个稳态：中，电路有两个稳态： Vout1 Vin2 1 Vout2 Vin1 0及及

15、 Vout1 Vin2 0 Vout2 Vin1 1 由于图由于图(a)电路的两电路的两个稳态个稳态Q、/Q不能由外部不能由外部控制，为此增加两个输入控制，为此增加两个输入端：端：S(置位置位)、 R(复位复位)则得到则得到S-R锁存器锁存器，如图，如图(b)。(a) 一对非门组成的双稳态电路一对非门组成的双稳态电路Vin1Vin2Vout1Vout2Q/Q11(b) 一对或非门组成的一对或非门组成的S-R锁存器锁存器Q/Q11RS4.2.1 S-R 锁存器锁存器S R QQn+10 0 000 0 110 1 000 1 101 0 011 0 111 1 0d1 1 1dS RQn+10

16、0Q0 101 011 1d00011110000d1110d111RSQ/Qa. 电路图电路图c. 简化的次简化的次态真值表态真值表SRQd. 卡诺图卡诺图SRQQSR11f. 逻辑符号逻辑符号b. 次态真值表次态真值表e. 次态方程次态方程 Qn+1 = S + R Q约束条件约束条件 S R = 0根据组合电路的分析方法根据组合电路的分析方法可得到可得到功能表功能表如右表。如右表。g. 功能表功能表S RQ /Q0 0保持不变保持不变0 10 11 01 01 10 0 由由功能表功能表得到的典型操作得到的典型操作时序图时序图如下图所示。如下图所示。SRQ/Qh. 正常输入正常输入i.

17、S 和和 R 同时有效同时有效S-R 锁存器锁存器(S-R Latche)的逻辑符号如下图所示。的逻辑符号如下图所示。S QR QS 1R 0S 1R 1S QR QS 1R 0S QR Q（a）旧的逻辑符号）旧的逻辑符号（b）改进的逻辑符号）改进的逻辑符号（c）不正确的逻辑符号）不正确的逻辑符号说明说明：图：图(b)的表示方法较好；的表示方法较好； 图图(a)的表示方法不太好，但可以使用；的表示方法不太好，但可以使用； 图图(c)的表示方法完全错了，因为它的低有效输出的表示方法完全错了，因为它的低有效输出端出现了两次非，因而导致含义错。端出现了两次非，因而导致含义错。/S/R锁存器锁存器与与

18、SR锁存器锁存器的主要区别是：的主要区别是： /S 及及 /R 都是低有效，因此当都是低有效，因此当 /S/R 1 时，电时，电路输出保持不变。路输出保持不变。 当当 /S 及及 /R 同时有效时，前者的输出同时有效时，前者的输出 Q 及及 /Q 都都变为变为 1；而后者是当；而后者是当 S 及及 R 同时有效时，输出同时有效时，输出 Q 及及 /Q 都变为都变为 0。这两种情况的输出都不满足。这两种情况的输出都不满足Q 与与 /Q的互补关的互补关系，这是不允许的。系，这是不允许的。4.2.2 /S- /R 锁存器锁存器(/S-/R Latche)&/S/RQ/Q /S /R 锁存器是由与非门

19、构成的具锁存器是由与非门构成的具有有低有效低有效置位及复位输入端的电路。置位及复位输入端的电路。4.2.2 /S - /R 锁存器锁存器/S /R QQn+10 0 0d0 0 1d0 1 010 1 111 0 001 0 101 1 001 1 11/S /RQn+10 0d0 111 001 1Q&/S/RQ/Qa. 电路图电路图000111100d1001d110/S/RQe. 卡诺图卡诺图b. 次态真值表次态真值表f. 次态方程次态方程 Qn+1 = S + RQ约束条件约束条件 S R = 0c. 简化的次态真值表简化的次态真值表/S/RQQSRQQg. 逻辑符号逻辑符号d. 功能

20、表功能表S RQ /Q0 01 10 11 01 00 11 1保持不变保持不变4.2.3 带使能端的带使能端的S- R 锁存器锁存器 S-R latche with enable 利用使能输入端信号利用使能输入端信号C 进行控制，即当使能信进行控制，即当使能信号号 C 有效时，输入才影响输出。如电路图所示：有效时，输入才影响输出。如电路图所示： a. 用与非门实现的电路用与非门实现的电路Q/Q&SCR&4.2.3 带使能端的带使能端的S-R 锁存器锁存器& &RSQ/Q&CSRQQCS R CQ /Q0 0 1保持不变保持不变0 1 10 11 0 11 01 1 11 1d d 0保持不变

21、保持不变b. 功能表功能表d. 逻辑符号逻辑符号 c. 次态方程次态方程： Qn+1 = S + R Q 约束条件约束条件 S R = 0带使能端的带使能端的S-R 锁存器的工作过程锁存器的工作过程(1)电路图电路图SRCQ/QQ/QSCR&带使能端的带使能端的S-R 锁存器的工作过程锁存器的工作过程(2)电路图电路图SRCQ/QQ/QSCR&带使能端的带使能端的S-R 锁存器的工作过程锁存器的工作过程(3)电路图电路图SRCQ/QQ/QSCR&带使能端的带使能端的S-R 锁存器的工作过程锁存器的工作过程(4)电路图电路图SRCQ/QQ/QSCR&带使能端的带使能端的S-R 锁存器的工作过程锁

22、存器的工作过程(5)电路图电路图SRCQ/QQ/QSCR&带使能端的带使能端的S-R 锁存器的工作过程锁存器的工作过程(6)电路图电路图SRCQ/QQ/QSCR&4.2.4 D 锁存器锁存器 D LatcheS-R 锁存器锁存器由于能够独立地控制由于能够独立地控制置位端置位端及及复位端复位端，因此，它可应用在根据某些条件置位而在某些条件下复因此，它可应用在根据某些条件置位而在某些条件下复合的场所，但这需要置位复位二根输入线。在实际工作合的场所，但这需要置位复位二根输入线。在实际工作中经常需要中经常需要简单地锁存一位二进制简单地锁存一位二进制，这时应用，这时应用D锁存器锁存器更更方便些。方便些。

23、 SD RD&DQ/Q&C1SR(a) 用与非门实现用与非门实现D锁存器锁存器D 锁存器的工作过程锁存器的工作过程DCQDQ/QC&1&D 锁存器小结锁存器小结b. 次态真值表次态真值表c. 简化的次态真值表简化的次态真值表d. 次态方程次态方程 Qn+1 = DDQD QQ n10 00 11 01 10011D Q n10101D QC Qe. 逻辑符号逻辑符号 01001101DQ/QC&1a. 电路图电路图4.2.5 边沿触发边沿触发D触发器触发器 Edge-triggered D Flip-flop 边沿触发器是指，边沿触发器是指，在控制信在控制信号的有效边沿号的有效边沿(前沿或后沿

24、前沿或后沿)时接时接收数据收数据。 D 触发器的结构如右图所示。触发器的结构如右图所示。6Q/Q/PR/CLRCLKDabc123454.2.5 边沿触发边沿触发D触发器触发器 两个信号接收门两个信号接收门(门门5和门和门6) 门门5和门和门6是为了生成互补数是为了生成互补数据据 D 和和 D ，并加在门，并加在门3、门、门4的的输入端上。输入端上。其中：其中： D 是数据输入端；是数据输入端； PR (Preset) 和和 CLR (Clear) 是强制置是强制置 1 和置和置 0 端；端； a、b、c 三条线是内部反馈线。三条线是内部反馈线。 一个带时钟控制的一个带时钟控制的SR触发器触发

25、器 (由门由门1,门门2,门门3和门和门4组成组成) D 触发器包括：触发器包括： 6Q/Q/PR/CLRCLKDabc12345D 触发器的工作过程触发器的工作过程(1)：Q/QCLKDabc563412CLKDQD 触发器的工作过程触发器的工作过程(2)：CLKDQQ/QCLKDabc563412D 触发器的工作过程触发器的工作过程(3)：CLKDQQ/QCLKDabc563412D 触发器的工作过程触发器的工作过程(4)：Q/QCLKDabc563412CLKDQD 触发器的工作过程触发器的工作过程(5)：Q/QCLKDabc563412CLKDQD 触发器的工作过程触发器的工作过程(6

26、)：CLKDQQ/QCLKDabc563412D 触发器的工作过程触发器的工作过程(7)：Q/QCLKDabc563412CLKDQ6Q/Q/PR/CLRCLKDabc12345D触发器的功能分析：触发器的功能分析：上述分析可以看出，上述分析可以看出， D触触发器的状态改变只发生在发器的状态改变只发生在CLK脉冲的上升沿脉冲的上升沿，而，而CLK脉冲保脉冲保持高电平期间信号端持高电平期间信号端D的变化的变化并不会影响并不会影响Q端的输出。因此端的输出。因此D触发器被称为触发器被称为边沿触发的维持边沿触发的维持-阻塞触发器阻塞触发器。图中：图中：a反馈线被称为反馈线被称为置置0阻塞线阻塞线 b反

27、馈线被称为反馈线被称为置置1维持线维持线 c反馈线被称为反馈线被称为置置0维持线维持线 /PR是是强制置强制置 1 端端 /CLR是是强制置强制置 0 端端 (/PR 、/CLR一般在系统初始化时使用一般在系统初始化时使用)D 触发器小结触发器小结DQn+10011c. 次态真值表次态真值表d. 次态方程：次态方程： Qn+1 = DDQa. 前沿触发前沿触发D触发器触发器DQQCLKPRCLR01001101 D CLKQ /Q0 0 11 1 0d 0 保持不变保持不变d 1 保持不变保持不变b. 功能表功能表e. D 触发器的两个工作时间触发器的两个工作时间 D 触发器接收数据期间触发器

28、接收数据期间tsetupthold这段时间输入数据不应变化这段时间输入数据不应变化D 触发器小结触发器小结a. 后沿触发后沿触发D触发器触发器 D CLKQ /Q0 0 11 1 0d 0 保持不变保持不变d 1 保持不变保持不变b. 功能表功能表d. 次态方程次态方程 Qn+1 = DDQ01001101DQn+10011c. 次态真值表次态真值表DQQCLKPRCLR4.2.6 主从主从S-R 触发器触发器 Master/slave S-R Flip-flop主从触发器由主从触发器由主触发器主触发器和和从触发器从触发器两部分构成。两部分构成。主从触发器是在主从触发器是在脉冲下降沿改变输出脉

29、冲下降沿改变输出：即：即： 在触发脉冲在触发脉冲C作用时间作用时间(C为高电平期间为高电平期间)，S、R状态的变化将记入主触发器；状态的变化将记入主触发器； 在在C下降沿时间，从触发器接收此时刻的主触发下降沿时间，从触发器接收此时刻的主触发器状态。器状态。a. 用两个带使能端用两个带使能端 S-R 锁存器构成的触发器锁存器构成的触发器SRCLKQM/QMQ/QS QCR QS QCR Q1主从主从S-R 触发器的特性：触发器的特性：d. 逻辑符号逻辑符号 由于由于主从触发器的输出主从触发器的输出在在触发脉冲上升边时并不马上改触发脉冲上升边时并不马上改变，因此在逻辑符号上，输出变，因此在逻辑符号

30、上，输出端应加端应加输出限定符号输出限定符号“ ”表表示延迟输出。示延迟输出。S R CQ /Qd d 00 0 00 1 01 0 01 1 0 保持不变保持不变 保持不变保持不变0 11 0 不确定不确定c. 功能表功能表 主从主从S-R触发器的次态真值表即次态方程于带使能端的触发器的次态真值表即次态方程于带使能端的 SR 锁存器相同。锁存器相同。SRQQC 此外，主从触发器虽然是此外，主从触发器虽然是在触发信号的下降沿改变输出，在触发信号的下降沿改变输出，但它并不是后沿触发的边沿触但它并不是后沿触发的边沿触发器，因此在逻辑符号中控制发器，因此在逻辑符号中控制输入端输入端 C上即没有动态输

31、入限上即没有动态输入限定符号，也没有逻辑非符号定符号，也没有逻辑非符号(延延迟输出符号迟输出符号“ ”已表示了下已表示了下降沿改变输出的降沿改变输出的特性特性)。主从主从S-R 触发器工作过程时序图：触发器工作过程时序图： a. 电路图电路图1SRCLKQM/QMQ/QS QCR QS QCR QSRCLKQQMe. 时序图时序图4.2.7 主从主从J-K 触发器触发器J-K 触发器触发器利用输出利用输出Q及及/Q不会同时为不会同时为1或或0这一特性，这一特性，将将输入端输入端J、K先分别同先分别同/Q及及Q “相与相与” 后再输入到主触发器后再输入到主触发器的的S、R输入端，见图输入端，见图

32、(a)。a. 用用S-R 锁存器构成的锁存器构成的JK触发器触发器/QM1QMQ/Q&JKCLKS QCR QS QCR QMaster/slave J-K Flip-flop主从主从J-K触发器的特性：触发器的特性：c. 次态真值表次态真值表d. 简化的次态真值表简化的次态真值表 次态方程次态方程 Q n1 =J Q + K QJ K CQ /Qd d 00 0 00 1 01 0 01 1 0 保持不变保持不变 保持不变保持不变0 11 0 变反变反b. 功能表功能表J K Q n10 00 11 01 1Q01QJ K Q Q n10 0 00 0 10 1 00 1 11 0 01 0

33、 11 1 01 1 101001110000111100001111001JKQ d. 卡诺图卡诺图/QM1QMQ/Q&JKCLKS QCR QS QCR Q主从主从J-K 触发器工作过程时序图：触发器工作过程时序图：JQQMe. 时序图时序图KC主从主从J-K触发器的逻辑符号：触发器的逻辑符号：f. 逻辑符号逻辑符号JCLKKSDQRDQ当当JK0时，触发器处于保持状态；时，触发器处于保持状态；当当J K1时，时， Qn1 Q。触发器具有计数功能。触发器具有计数功能。 为使触发器稳定工作，要求触发脉冲的最小宽度需为使触发器稳定工作，要求触发脉冲的最小宽度需大于主触发器的状态转换稳定时间，即

34、大于大于主触发器的状态转换稳定时间，即大于4个门的传输个门的传输时间。时间。与主从与主从S-R 触发器一样，在触触发器一样，在触发脉冲后沿到达前一段时间，输入发脉冲后沿到达前一段时间，输入J、K信号值应持续不变。信号值应持续不变。为了使触发器预先置于某一初为了使触发器预先置于某一初始状态，在电路中还设置了一个直始状态，在电路中还设置了一个直接置位端接置位端SD及直接复位端及直接复位端RD，如右图所示。如右图所示。4.2.8 边沿触发边沿触发JK 触发器触发器 Edge-triggered J-K Flip-flop边沿触发边沿触发 J-K触发器触发器类似于类似于 D 触发器也要求有建立时触发器

35、也要求有建立时间和保持时间，但其建立时间较脉冲触发的间和保持时间，但其建立时间较脉冲触发的 JK 触发器为短，触发器为短，因此应用更为广泛。因此应用更为广泛。JK 触发器常用于同步时序电路中，不过大部分时序触发器常用于同步时序电路中，不过大部分时序电路采用的是电路采用的是 D触发器。这是由于触发器。这是由于 D触发器只需一个数据触发器只需一个数据输入端，使得设计出的电路更加简单。输入端，使得设计出的电路更加简单。 D Q Q/QJKCLK1CLKQ 11 边沿触发边沿触发J-K 触发器触发器(由由D触发器构成的等价电路触发器构成的等价电路)其中：其中：D 输入端的逻辑表达式为输入端的逻辑表达式

36、为 DJ Q K Q而而 D 触发器的次态方程为：触发器的次态方程为： Qn1D因此，有：因此，有： Qn1 J QK Q 11 D Q Q/QJKCLK1CLKQa. 电路图电路图 边沿触发边沿触发J-K 触发器的特性：触发器的特性：c. 逻辑符号逻辑符号d. 工作时序图工作时序图J K CLKQ /Q d d 0 d d 1 0 0 0 1 0 1 0 0 1 1 0保持不变保持不变保持不变保持不变 保持不变保持不变0 11 0 变反变反b. 功能表功能表JKCLKQ JCLKKQQ4.2.9 T触发器触发器 T Flip-flopT触发器是一个计数触发器，其功能为：触发器是一个计数触发器

37、，其功能为：当当 T = 1 时，每来一个计数脉冲时，每来一个计数脉冲CLK，输出就变反一次。，输出就变反一次。a. 逻辑符号逻辑符号 T Q CLKQb. 功能表功能表c. 次态真值表次态真值表d. 简化次态真值表简化次态真值表T Q Q n10 00 11 01 10110 T CLK Q /Qd 0d 10 d1 1 保持不变保持不变 保持不变保持不变 保持不变保持不变 变反变反T Q n101QQQ n1 =T Q + T Qe. 次态方程次态方程01001110TQT 触发器的实现触发器的实现b. 用用J-K触发器实现触发器实现c. T 触发器典型时间图触发器典型时间图TCLKQa.

38、 用用 D 触发器实现触发器实现CLKTQ/Q1 1 DCLKQQTCLKQ/Q J CLKKQQ无使能控制的无使能控制的 T 触发器触发器 T触发器的触发器的 T 端实际是一个使能控制端端实际是一个使能控制端，当，当 T1时，时，触发器触发器T 才处于计数状态。在一些应用场合无需使能控制，才处于计数状态。在一些应用场合无需使能控制，这种这种 T触发器很容易用触发器很容易用 D触发器及触发器及 JK触发器构成，触发器构成， 下图下图给出了无使能控制端的给出了无使能控制端的 T触发器的逻辑符号、电路构成及触发器的逻辑符号、电路构成及工作时序图。工作时序图。a. 逻辑符号逻辑符号Q CLKQd.

39、工作时序图工作时序图CLKQb. 由由D触发器构成触发器构成Q/QDCLKQQc. 用用J-K触发器构成触发器构成1J CLKKQQ/QQ触发器的激励表触发器的激励表 Excitation-tablesS-R锁存器锁存器S RQn+10 0Q0 101 011 1d Q Qn+1 S R0 00 d0 11 d1 0d 11 1d 0/S /RQn+10 0d0 111 001 1Q Q Qn+1S R0 01 d0 10 d1 0d 01 1d 1/S-/R锁存器锁存器次态真值表次态真值表激励表激励表SRQQCSRQQC触发器的激励表触发器的激励表 (续续)J-K 触发器触发器J KQn+1

40、0 0Q0 101 011 1Q Q Qn+1J K0 00 d0 11 d1 0d 11 1d 0D QQn+10 000 101 011 11 Q Qn+1D0 000 111 001 11D 触发器触发器次态真值表次态真值表激励表激励表DQQCLKPRCLR JCLKKQQ触发器的激励表触发器的激励表 (续续)T 触发器触发器T QQn+10 000 111 011 10 Q Qn+1T0 000 111 011 10次态真值表次态真值表激励表激励表T CLKQQ4.3 同步时序电路的分析方法同步时序电路的分析方法 Clocked Synchronous Circuit Analysis

41、 Methods时序电路的分析是根据逻辑电路图得到时序电路的分析是根据逻辑电路图得到反映时序电反映时序电路工作特性的状态表及状态图路工作特性的状态表及状态图。因此，分析工作从组合。因此，分析工作从组合逻辑的分析着手，一般步骤如下：逻辑的分析着手，一般步骤如下：（1）列出激励函数及输出函数表达式：）列出激励函数及输出函数表达式： 激励函数激励函数 = G( 输入，现态输入，现态 ) Mealy型输出型输出 = F( 输入，现态输入，现态 ) Moore型输出型输出 = F( 现态现态 )（2）根据触发器的次态方程得到各个状态的次态方程：）根据触发器的次态方程得到各个状态的次态方程： 次态次态 =

42、 Q( 输入，现态输入，现态 )（3）根据状态变量的次态方程填写）根据状态变量的次态方程填写二进制状态表二进制状态表。同步时序电路的分析方法同步时序电路的分析方法(续续)（4）根据输出表达式填写输出值到二进制状态表，从而）根据输出表达式填写输出值到二进制状态表，从而得到得到二进制状态输出表二进制状态输出表。例例1 分析如图所示电路的特性。分析如图所示电路的特性。（5）每一个状态分配一个字母状态名，从而得到）每一个状态分配一个字母状态名，从而得到状态输状态输出表出表。（6）根据状态输出表，画出）根据状态输出表，画出状态图状态图。（7）电路特性描述电路特性描述，确定电路的逻辑功能。，确定电路的逻辑

43、功能。 下面结合实例，对上述步骤作具体说明。下面结合实例，对上述步骤作具体说明。CLK用用 D 触发器组成的触发器组成的Mealy 型电路型电路XXQ1XQ1Q0D0D1Q0Q1输出逻辑输出逻辑&111Q0现态现态DCLKQQDCLKQQ11次态逻辑次态逻辑状态存储器状态存储器&Z激励激励分析步骤如下：分析步骤如下：（1）列出激励函数及输出）列出激励函数及输出函数表达式函数表达式： D0 = XQ0 + XQ0 D1 = XQ1 + XQ1Q0 + XQ1Q0 Z = XQ1Q0 （2）写出各状态变量的次态方程。）写出各状态变量的次态方程。 由由 D触发器的次态方程：触发器的次态方程：Q n+

44、1=D，可得：，可得： Q0 n+1 = D0 Q1 n+1 = D1 代入代入D0，D1，则表达式为：，则表达式为： Q0 n+1 = XQ0 + XQ0 Q1 n+1 = XQ1 + XQ1Q0 + XQ1Q0（3）填写二进制状态表，见表）填写二进制状态表，见表(a)。（4）填写二进制状态输出表，见表）填写二进制状态输出表，见表(b)。用激励用激励/转换表导出状态表：转换表导出状态表：X Q1 Q0 D1 D00 0 00 0 10 1 00 1 10 00 11 01 11 0 01 0 11 1 01 1 10 11 01 10 0 0 00 11 01 10 11 01 10 0Q1

45、 Q0 n+1n+1 Z00000001(a) 二进制状态表二进制状态表 0 10001101100/0 01/001/0 10/010/0 11/011/0 00/0 XQ1Q0Q1 Q0n+1n+1(b) 二进制状态二进制状态/输出表输出表0 10001101100/0 01/001/0 10/010/0 11/011/0 00/1 XQ1Q0Q1 Q0 /Zn+1n+1设定设定 00 = A, 01 = B, 10 = C, 11 = D 则则 可得到状态输出表可得到状态输出表(c)其中：其中：S现态现态 Sn+1次态次态（5）写出状态）写出状态/输出表输出表(c) 状态状态/输出表输出

46、表（6）根据状态输出表画出）根据状态输出表画出状态图状态图，见图见图(d)。0 1ABCDA/0 B/0B/0 C/0C/0 D/0D/0 A/1 XSS n+1 /Z0/0CABD1/01/01/11/00/0X/Z0/00/0(d)状态图 由状态图可看出，此电路功能为：由状态图可看出，此电路功能为： 当输入当输入 4 个个“1”时，输出为时，输出为1。假设从初态假设从初态A开始，输入开始，输入X为：为：10110010按照状态图列出状态响应序列如下：按照状态图列出状态响应序列如下：（7）电路特性描述）电路特性描述时钟节拍时钟节拍12345678X10110010SABBC D D D AS

47、 n+1BBC D D D A AZ000000100/0CABD1/01/01/11/00/0X/Z0/00/0(a) 状态图状态图CLKX ZQ1Q0(c) 脉冲输入的典型时间图脉冲输入的典型时间图CLK输入输入(d) 触发边沿与读值触发边沿与读值01(b) 电平输入的典型时间图电平输入的典型时间图Q1Q0 ZCLK XCLKCLK(b) 通常的电平输入时间图通常的电平输入时间图 X0/0CABD1/01/01/11/00/0X/Z0/00/0(a) 状态图状态图CLK输入输入(d) 触发边沿与读值触发边沿与读值01Q1Q0 ZQ1Q0 ZCLK X(b) 电平输入的典型时间图电平输入的典

48、型时间图CLKXQ1Q0(c) 通常的脉冲输入时间图通常的脉冲输入时间图 Z0/0CABD1/01/01/11/00/0X/Z0/00/0(a) 状态图状态图CLK输入输入(d) 触发边沿与读值触发边沿与读值01CLKX ZQ1Q0(c) 脉冲输入的典型时间图脉冲输入的典型时间图例例2 分析如图所示电路电路。分析如图所示电路电路。用用 JK 触发器组成的触发器组成的Moore型电路型电路J0Q01ZxyCLKxxxyyyyQ0Q0Q1Q1K0J1K1Q01111yJCLKQQKJCLKQQK&分析步骤如下：分析步骤如下：（1） 列出激励函数及输出函数表达式：列出激励函数及输出函数表达式： J0

49、 = x y K0 = x y + y Q1 J1 = x Q0 + y K1 = y Q0 + x y Q0 Z = Q1 Q0 + Q1 Q0Q0n+1 = J0 Q0 + K0 Q0 = x y Q0 + x y Q0 + x Q1 Q0 + y Q1 Q0Q1n+1 = J1 Q1 + K1 Q1 = x Q1 Q0 + y Q1 + x y Q1 + y Q1 Q0 + y Q1 Q0 + x Q1 Q0 （2） 列出状态变量的次态方程：列出状态变量的次态方程： 由由 JK触发器的次态方程：触发器的次态方程：Q n+1 = JQ + KQ，可得：，可得： Z1001100110011

50、001（3）用）用激励激励/转换表转换表导出状态表：导出状态表：J0 = x y K0 = x y + y Q1J1 = x Q0 + yK1 = y Q0 + x y Q0Z = Q1 Q0 + Q1 Q0 x y Q1 Q0 J1 K1 J0 K00 0 0 00 0 0 10 0 1 00 0 1 10 0 0 00 0 0 00 0 0 00 0 0 00 1 0 00 1 0 10 1 1 00 1 1 11 1 0 01 0 0 01 1 0 11 0 0 1 1 0 0 01 0 0 11 0 1 01 0 1 10 0 1 11 1 1 10 0 1 11 1 1 11 1 0

51、 01 1 0 11 1 1 01 1 1 11 1 0 01 0 0 01 1 0 11 0 0 1 0 00 11 01 11 01 10 01 00 11 01 10 01 01 10 01 0 Z1001100110011001（3）用）用激励激励/转换表转换表导出状态表：导出状态表：Q1 Q0 n+1n+1x y Q1 Q0 J1 K1 J0 K00 0 0 00 0 0 10 0 1 00 0 1 10 0 0 00 0 0 00 0 0 00 0 0 00 1 0 00 1 0 10 1 1 00 1 1 11 1 0 01 0 0 01 1 0 11 0 0 1 1 0 0 0

52、1 0 0 11 0 1 01 0 1 10 0 1 11 1 1 10 0 1 11 1 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 0 01 0 0 01 1 0 11 0 0 1(a) 二进制状态表00 01 10 110001101100 10 01 1001 11 10 1110 00 11 0011 10 00 10 Q1Q0 xyQ1 Q0n+1n+1(b) 二进制状态/输出表00 01 10 11Z0001101100 10 01 1001 11 10 1110 00 11 0011 10 00 10 1001Q1 Q0 /Zn+1n+1xyQ1Q0(

53、4) 画状态图画状态图00C/0D/1A/1B/0000000 01 11 01 11 10 01 11 10 10 10 01 11XYC/0D/1A/1B/0XYXYXYXYXYXYXYYYYY (5) 电路特性说明电路特性说明：此时序电路有此时序电路有 4 个状态，状态之间的转换由个状态，状态之间的转换由x、y 控制：控制： 当当 xy = 00 时，原状态保持不变；时，原状态保持不变； 当当 xy = 10 时，状态在时，状态在AB C D A循环，并循环，并在在A、D状态时输出状态时输出1。(4) 画状态图画状态图00C/0D/1A/1B/0000000 01 11 01 11 10

54、 01 11 10 10 10 01 11XYC/0D/1A/1B/0XYXYXYXYXYXYXYYYYY (5) 电路特性说明：电路特性说明： 当当 xy 为为 01，11 时，状态转换顺序与起始状态有关：时，状态转换顺序与起始状态有关： 若起始状态为若起始状态为 A 或或 C，则状态在，则状态在A、C之间循环；之间循环； 若起始状态为若起始状态为 B，则状态将是，则状态将是 B D C A，然，然后在后在 A、C 之间循环。之间循环。例例3 分析如图所示电路的特性。分析如图所示电路的特性。QDCKQQDCKQDCKQQDCKCLKQ1D4D3D2 D12D11Q4Q3/Q4Q2/Q1 &分

55、析步骤如下：分析步骤如下：（1）列出）列出激励函数激励函数及及输出函数表达式输出函数表达式： D4 = Q3 D3 = Q2 D2 = Q1 D1 = D11 D12 = Q4 Q3 Q1 = Q4 Q3 + Q4 Q1 电路的输出函数为：电路的输出函数为：Q4 、Q3 、Q2、 Q1 。（2）列出状态变量的）列出状态变量的次态方程次态方程：Q4n+1 = D4 = Q3 Q3n+1 = D3 = Q2Q2n+1 = D2 = Q1Q1n+1 = D1 = D11 D12 = Q4 Q3 + Q4 Q1(3) 列出电路列出电路次态真值表次态真值表Q4 Q3 Q2 Q1Q4n+1Q3n+1Q2n

56、+1Q1n+10 0 0 0 0 0 0 10 0 1 0 0 0 1 10 1 0 0 0 1 0 10 1 1 0 0 1 1 11 0 0 0 1 0 0 11 0 1 0 1 0 1 11 1 0 0 1 1 0 11 1 1 0 1 1 1 10 0 0 1 0 0 1 10 1 0 1 0 1 1 11 0 0 0 1 0 1 11 1 0 0 1 1 1 10 0 0 0 0 0 1 00 1 0 0 0 1 1 01 0 0 0 1 0 1 01 1 0 0 1 1 1 0（2）次态方程次态方程：Q4n+1 = D4 = Q3Q3n+1 = D3 = Q2Q2n+1 = D2

57、= Q1Q1n+1 = D1 = D11 D12 = Q4 Q3 + Q4 Q1(3) 列出电路列出电路次态真值表次态真值表设状态设状态 0000 = S0 0001 = S1 0010 = S2 1111 = S15 代入左表中，代入左表中，得到状态表，见下得到状态表，见下页表页表(b)和和(c)。Q4 Q3 Q2 Q1Q4n+1Q3n+1Q2n+1Q1n+10 0 0 0 0 0 0 10 0 1 0 0 0 1 10 1 0 0 0 1 0 10 1 1 0 0 1 1 11 0 0 0 1 0 0 11 0 1 0 1 0 1 11 1 0 0 1 1 0 11 1 1 0 1 1 1

58、 10 0 0 1 0 0 1 10 1 0 1 0 1 1 11 0 0 0 1 0 1 11 1 0 0 1 1 1 10 0 0 0 0 0 1 00 1 0 0 0 1 1 01 0 0 0 1 0 1 01 1 0 0 1 1 1 0(4) 列出列出状态表状态表 和和 状态图状态图表表(b) 状态表状态表S0S15S7S14S3S12S1S8(c) 状态图状态图Q4 Q3 Q2 Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14表表(b)

59、状态表状态表S0S15S7S14S3S12S1S8Q4 Q3 Q2 Q1S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15Q4n+1Q3n+1Q2n+1Q1n+1S1S3S5S7S8S11S12S15S0S2S4S6S8S10S12S14S2S5S9S11S6S10S4S13(c) 状态图状态图(5) 电路特性描述：电路特性描述： 该电路共有该电路共有16个状态。只要电路的初始态为状态图闭合个状态。只要电路的初始态为状态图闭合环中某一状态，在时钟脉冲作用下，电路将按箭头所指方向环中某一状态，在时钟脉冲作用下，电路将按箭头所指方向在在闭合环中闭合环中8个状态间循环个状态

60、间循环。这是一个。这是一个模模8步进码计数器步进码计数器。时。时钟脉冲就是计数信号，这钟脉冲就是计数信号，这8个状态称为个状态称为“有效序列有效序列”。在闭环。在闭环以外的以外的8个状态称为个状态称为“无效序列无效序列”。这种电路称为。这种电路称为格雷码计数格雷码计数器器或或 Johnson 计数器计数器，也叫，也叫“自恢复扭环移位寄存器自恢复扭环移位寄存器”。 如果将电路改动为：如果将电路改动为：D1= D12= Q4，电路就成了，电路就成了单纯的扭单纯的扭环移位寄存器环移位寄存器，如图所示：，如图所示： QDCKQQDCKQDCKQQDCKCLKQ1D4D3D2 D1Q4Q3/Q4Q2状态