工艺集成电路10概要

1、Chap 10 工艺集成隔离CMOS 工艺双极工艺BiCMOS 工艺集成电路中的隔离 MOS 电路中的隔离 双极集成电路中的隔离 下一页MOS电路中的隔离 MOSFET 自隔离（self-isolated) 提高了集成度 存在寄生场效应晶体管 避免寄生场效应晶体管开启，即要提高阈值电压。方法： 增加场区SiO2的厚度 增大氧化层下沟道的掺杂浓度 返回增加场区SiO2的厚度 局部场氧化（LOCOS) 步骤： 清洗硅片-热氧化SiO2薄层-CVD淀积Si3N4-片-光刻腐蚀-场区沟道离子注入-场区氧化 选择作为Si3N4-氧化阻挡层的原因： 氧化剂在其中的扩散系数小 Si3N4氧化速度很慢 产生问

2、题：鸟嘴效应（birds beak) 返回鸟嘴效应 形成原因：氧化剂透过衬底SiO2的横向扩散效应 影响后果：无用的过渡区，降低了集成度，影响平坦度。 解决办法： 回刻LOCOS工艺 返回回刻LOCOS工艺 回刻除去部分场氧化层，使表面平坦并恢复部分被鸟嘴占去的有源区。 返回多晶硅层和二氧化硅叠层因鸟嘴的形成与二氧化硅缓冲层的厚度有关，利用叠层刻大大降低鸟嘴的尺寸，如：制备400nm的场氧化层所产生的鸟嘴每边只有100200nm，但该法并不能解决表面平坦化和杂质再分布问题。 返回界面保护的局部氧化(SILO) 先在缓冲二氧化硅下淀积薄层Si3N4，保护了下面的硅界面，抑制了氧化气氛的横向扩散。

3、 返回侧墙掩蔽隔离 生长缓冲二氧化硅、氮化硅，刻蚀二氧化硅、氮化硅和硅。再淀积第二层缓冲二氧化硅、氮化硅，各向异性刻蚀后留下侧墙保护部分，进行沟道注入和生长氧化层。 图见书P275返回槽隔离方法 浅槽隔离利用各向异性干法刻蚀工艺在隔离区刻蚀出深度较浅的（0.30.6um)沟槽,再用CVD方法进行氧化物的填充，随之用CMP 方法除去多余的氧化层，达到在硅片上选择性保留厚氧化层的目的。返回双极集成电路中的隔离 主要方式：结隔离 新发展：深槽隔离 返回LOCOS隔离工艺隔离工艺返回PN结隔离工艺结隔离工艺结隔离 制作方法：一般P型衬底上形成n+埋层和n型外延层，在外延层上淀积SiO2并进行光刻和刻蚀

4、，进行P扩散，形成PN结。 优点： 工艺简单 问题： 隔离区较宽，集成度下降（P型隔离区推进较深，横向扩散显著，通常P型隔离区的宽度为n层深度的两倍） 引入大的电容，电路速度下降。 返回沟槽隔离工艺沟槽隔离工艺 返回CMOS集成电路工艺 发展简介 基本模块 CMOS制作流程 双阱CMOS工艺 下一页CMOS集成电路工艺的发展 20世纪70年代和80年代初， nMOS技术成为主流技术 1963年CMOS晶体管 1966年 掺杂多晶硅替代铝栅电极的MOSFET 1969年离子注入 1971年Intel采用5umAl栅nMOS技术制成微处理器 下一页CMOS集成电路工艺的发展2 20世纪80年代后期

5、CMOS集成电路工艺成为主流 1979年出现硅化物栅技术 1980年出现了带侧墙的漏端轻掺杂结构，降低热载流子效应 1982年出现了自对准硅化物技术，降低源漏接触区的接触电阻；浅槽隔离 1983年出现了氮化SiO2栅介质材料，改善可靠性 1985年晕环技术；双掺杂多晶硅栅CMOS结构 1987年IBM 0.1umMOSFET,标志超深亚微米MOS技术基本成熟。 下一页CMOS集成电路工艺的发展3 1987年Intel在386CPU中引入1.2um CMOS技术，至此CMOS 技术占据统治地位 ， 20世纪90年代 ：化学机械抛光、大马士革镶嵌工艺和铜互连技术。 摩尔定律：每18个月集成度增加1

6、倍，其间特征尺寸缩小2 1/2倍，性能价格比增加1倍 返回CMOS工艺中的基本模块及对器件性能的影响 CMOS IC中的阱 栅电极 源漏结构 自对准结构和接触 返回CMOS IC中的阱 定义：在硅衬底上形成的、掺杂类型与硅衬底相反的区域。 形成：离子注入或扩散 类型：n阱、p阱、双阱 偏置：p型衬底接低电压；n型衬底接高电压，阱区接偏置，使pn接反向偏置。 特点：阱区内的器件沟道掺杂浓度高，体效应强，沟道迁移率下降，输出电导下降、结电容增加。 （故p阱工艺易实现两种场效应晶体关键的性能匹配，适用于制备静态逻辑电路） N阱工艺易于获得高性能的nMOS起见，常用于微处理器、DRAM等的设计 返回C

7、MOS IC中的栅电极 期望：n沟器件和p沟器件有相同的尽量低的阈值电压。 类型及特点： n+多晶硅材料：调整pMOS的VTp,使pMOS成为埋沟器件，穿透效应显著，漏电流增大，芯片功耗增加 p+多晶硅材料：同上 双掺杂多晶硅栅工艺：可满足相同的阈值电压，但p+多晶硅中的B易扩散进入pMOS的沟道，影响器件的阈值电压和稳定性。杂质互扩散会引起杂质的补偿甚至反转，影响器件的性能。 返回CMOS IC中的源漏结构 随特征尺寸的不断缩小，源漏结构变得越来越复杂，发展过程： 杂质扩散-离子注入轻掺杂源漏结构-源漏扩展结构-晕环和袋状结构 要求：缩小源漏结的结深以抑制短沟效应并提高器件间隔离的性能。注入

8、B形成浅结较困难。 返回自对准结构和接触 定义：利用单一掩模版在硅片上形成多层自对准结构的技术。 优点：简化工艺，消除掩模版对准容差 自对准硅化物：形成良好的欧姆接触，降低掺杂多晶硅的串联电阻。 制备方法：形成源漏区后，用HF清洗，淀积Ti薄模，在氮气氛中，500C600 C的温度下退火，形成金属硅化物。返回CMOS制造工艺 形成N阱 初始氧化 淀积氮化硅层 光刻1版，定义出N阱 反应离子刻蚀氮化硅层 N阱离子注入，注磷 形成P阱 去掉光刻胶 在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化 去掉氮化硅层 P阱离子注入，注硼 推阱去掉N阱区的氧化层退火驱入 形成场隔离区 生长一层薄氧化

9、层 淀积一层氮化硅 光刻场隔离区，非隔离区被光刻胶保护起来 反应离子刻蚀氮化硅 场区离子注入 热生长厚的场氧化层 去掉氮化硅层 形成多晶硅栅 生长栅氧化层 淀积多晶硅 光刻多晶硅栅 刻蚀多晶硅栅 Salicide工艺淀积多晶硅、刻蚀并形成侧壁氧化层；淀积Ti或Co等难熔金属RTP并选择腐蚀侧壁氧化层上的金属；最后形成Salicide结构 形成硅化物 淀积氧化层 反应离子刻蚀氧化层，形成侧壁氧化层 淀积难熔金属Ti或Co等 低温退火，形成C-47相的TiSi2或CoSi 去掉氧化层上的没有发生化学反应的Ti或Co 高温退火，形成低阻稳定的TiSi2或CoSi2 形成N管源漏区 光刻，利用光刻胶将

10、PMOS区保护起来 离子注入磷或砷，形成N管源漏区 形成P管源漏区 光刻，利用光刻胶将NMOS区保护起来 离子注入硼，形成P管源漏区 形成接触孔 化学气相淀积磷硅玻璃层退火和致密光刻接触孔版反应离子刻蚀磷硅玻璃，形成接触孔 形成第一层金属淀积金属钨(W)，形成钨塞 形成第一层金属淀积金属层，如Al-Si、Al-Si-Cu合金等光刻第一层金属版，定义出连线图形反应离子刻蚀金属层，形成互连图形 形成穿通接触孔 化学气相淀积PETEOS 通过化学机械抛光进行平坦化 光刻穿通接触孔版 反应离子刻蚀绝缘层，形成穿通接触孔 形成第二层金属 淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第二层金属版

11、，定义出连线图形 反应离子刻蚀，形成第二层金属互连图形 合金 形成钝化层 在低温条件下(小于300)淀积氮化硅 光刻钝化版 刻蚀氮化硅，形成钝化图形 测试、封装，完成集成电路的制造工艺 CMOS集成电路一般采用(100)晶向的硅材料CMOS(Complementary Metal-Oxide Semiconductor) 三种主要的CMOS设计结构(1)： p井CMOS CMOS(Complementary Metal-Oxide Semiconductor) 三种主要的CMOS设计结构(2)： n井CMOS CMOS(Complementary Metal-Oxide Semiconduct

12、or) 三种主要的CMOS设计结构(3)：双井CMOS n返回双阱CMOS工艺 工艺流程： 返回双极集成电路的工艺集成 工艺的发展 标准埋层双极集成电路工艺流程 其它先进的双极集成电路工艺下一页双极集成电路工艺的发展 最早发明，用于高速、模拟电路和功率电路-因功耗大，占用面积大而被CMOS工艺排挤-先进工艺的开发极对高速大电流增益的要求使得双极工艺再次被重视，目前双极工艺的发展是能和CMOS工艺兼容。 返回标准埋层双极集成电路工艺 制作埋层 初始氧化，热生长厚度约为5001000nm的氧化层 光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注

13、入并退火，形成n+埋层双极集成电路工艺 生长n型外延层 利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定 形成横向氧化物隔离区 热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版 形成横向氧化物隔离区 利用反应离子刻蚀技术将光刻窗口中的氮化硅层-氧化层以及一半的外延硅层刻蚀掉 进行硼离子注入 形成横向氧化物隔离区 去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区 去掉氮化硅层 形成基区 光刻3#版(基区版)，利用光刻胶将收集区遮挡住，暴露出基区 基区离子注入硼 形成接触孔： 光刻4#版(基区

14、接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层 形成发射区 光刻5#版(发射区版)，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔 进行低能量、高剂量的砷离子注入，形成发射区和集电区 金属化 淀积金属，一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版)，形成金属互连线 合金：使Al与接触孔中的硅形成良好的欧姆接触，一般是在450、N2-H2气氛下处理2030分钟 形成钝化层 在低温条件下(小于300)淀积氮化硅 光刻7#版(钝化版) 刻蚀氮化硅，形成钝化图形 返回其它先进的双极集成电路工艺 隔离技术（采用深槽隔离） 多晶硅发射极（改善电流增益和缩小器件的纵向尺寸

15、，获得浅的发射极） 自对准发射极和基极接触（采用双层多晶硅，减小器件内部电极接触间的距离) 返回CMOS反相器的电路图CMOS反相器的顶视图一.双阱工艺 * n阱的形成1. 外延生长2. 氧化生长3.第一层掩膜（光刻1）“n阱注入”4. n阱注入 磷注入5. 退火* p 阱的形成1. 第二层掩膜(光刻2) “p阱注入”2. p阱注入 硼注入 3. 退火 二.浅槽隔离工艺* 槽刻蚀1长隔离氧化层 2. 氮化硅淀积 Si3N4 3.第三层掩膜(光刻3) “浅槽隔离” 4. STI槽刻蚀 在外延层上选择刻蚀开隔离区去光刻胶 * STI氧化物填充1. 沟槽衬垫氧化硅 2. 沟槽CVD氧化物填充 隔离槽

16、隔离槽CVD氧化硅氧化硅 * STI 氧化层抛光 氮化物去除1. 沟槽氧化物抛光(CMP)2. 氮化物去除 三多晶硅栅结构工艺1栅氧化层的生长2多晶硅淀积 3第四层掩膜(光刻4) “多晶硅栅”4多晶硅栅刻蚀 四轻掺杂漏注入工艺* n- 轻掺杂漏注入1第五层掩膜(光刻5) “n-LDD注入”2n- LDD注入 砷注入* p- 轻掺杂漏注入1第六层掩膜(光刻6) “p-轻掺杂注入” 2p- LDD注入 BF2注入 五侧墙的形成1淀积二氧化硅 2二氧化硅反刻 用各向异性等离子刻蚀机进行侧墙反刻六源/漏注入工艺* n+ 源/漏注入1第七层掩膜(光刻7) “n+源/漏注入”2n+源漏注入 砷注入* p+

17、 源/漏注入1第八层掩膜(光刻8) “p+源/漏注入” 2p+源/漏注入 硼注入3退火 七接触(孔)的形成* 钛金属接触的制作1钛的淀积 钛淀积钛淀积 2退火 钛硅化物接触形成 3钛刻蚀 八局部互连(LI)工艺* LI氧化硅介质的形成1氮化硅化学气相淀积 氮化硅氮化硅CVDCVD 2掺杂氧化物的化学气相淀积 3. 氧化层抛光（CMP） 4第九层掩膜(光刻9) “局部互连” 局部互连刻蚀 * LI金属的制作1.金属钛淀积(PVD工艺) 2. 氮化钛(TiN)淀积 3. 钨淀积(CVD工艺) 4. 磨抛钨(CMP工艺) 九通孔1和钨塞1的形成 * 通孔1的制作1第一层层间介质氧化物淀积（CVD） 2氧化物磨抛（CMP） 3第十层掩膜(光刻10) “ILD-1” 第一层层间介质刻蚀 * 钨塞1的制作 1. 金属淀积钛阻挡层（PVD） 2. 淀积氮化钛（CVD） 3淀积钨（CVD）4. 磨抛钨（CMP） 十第一层金属（金属1）互连的形成* 金属1互连的制作1金属钛阻挡层淀积（PVD） 2淀积铝铜合金（PVD） 3淀积氮化钛（PVD） 4第十一层掩膜(光刻11) “金属1互连” 金属刻蚀 十一. 通孔2和钨塞2的形成 * 通孔2的制作 1. ILD-2间隙填充 2ILD-2氧化物淀积 3ILD-2氧化物平坦化（CMP）4第十二层掩膜(光刻12) IL