第五章数字量输入输出1of7

1、 1主要内容：主要内容：5.15.1概述概述 1. I/O1. I/O信号的形式信号的形式 2. I/O2. I/O接口的功能接口的功能 3. I/O3. I/O端口的编址端口的编址 4. I/O4. I/O的控制方式的控制方式5.25.2系统总线及简单接口系统总线及简单接口 1. 1. 总线标准总线标准 2. 2. 总线周期总线周期 3. 3. 简单的简单的I/OI/O接口接口 4. 4. 总线信号与接口的连接总线信号与接口的连接 2主要内容（续）：主要内容（续）： 几种重要接口及其它们的可编程接口控制几种重要接口及其它们的可编程接口控制器件器件5.3 5.3 中断控制与中断控制与 Inte

2、l 8259AIntel 8259A5.4 5.4 计数定时接口与计数定时接口与 Intel 8253Intel 82535.5 5.5 并行输入输出接口与并行输入输出接口与 Ins 8255Ins 82555.6 5.6 串行输入输出接口与串行输入输出接口与 Ins 8250Ins 82505.7 5.7 直接存储器存取控制与直接存储器存取控制与 Intel 8237Intel 8237 35.15.1概述概述一、一、I/OI/O信号信号1.1.开关信号开关信号2.2.数字信号数字信号3.3.脉冲信号脉冲信号4.4.模拟信号模拟信号二、二、I/OI/O接口接口主机主机接口接口外设外设输出输出

3、输入输入CPUCPU实现实现 接口实现接口实现 只有两状态只有两状态0 0、1 1所有信号在数字计算机内部都以二进制形式存储和处理多于两状态，多位二进制多于两状态，多位二进制0/10/1的跳变，用于选通或计数的跳变，用于选通或计数数值和时间上连续变化数值和时间上连续变化 4中央中央处理器处理器8088协处协处理器理器8087总线总线驱动器驱动器总线总线控制器控制器8288RAM存储存储器器ROM存储存储器器8 级级中断中断电路电路4通道通道DMA8 通道通道定时定时/计数器计数器喇叭喇叭电路电路键盘键盘接口接口 8个个扩扩展展插插座座CBABDB时钟时钟信号信号发生器发生器8284CPU外围外

4、围I/O接口接口存储器接口存储器接口外围外围I/O接口接口IOR IO读读IOW IO写写MEMR 存储器读存储器读MEMW 存储器写存储器写 AEN=1 DMA 占用占用 AB=0 CPU 使用使用AB DACK3 DACK0 5P230 图图 5.1 典型的典型的I/O接口接口数据锁存及缓冲数据锁存及缓冲地址译码地址译码控制逻辑控制逻辑不同端口应占用不同地址。数据、状态和控制这三类端口I/O的内容仅在外设表现不同作用，在CPU执行I/O指令时都是通过数据线传送。每一类端口可能不只一个。 6I/OI/O端口：是端口：是I/OI/O接口中的存储器，接口中的存储器， CPUCPU用用I/OI/O

5、指令、按指令、按I/OI/O地址进行读地址进行读/ /写。写。例: IN AL , 40H ; 从40H端口输入 MOV DX , 200H OUT DX , AX ; 向200H、201H端口输 出双字节CPU使用使用16位位I/O地址只能用地址只能用DX间址。间址。系统系统(IBM PC)限制：只使用限制：只使用10位地址位地址 表示表示I/O空间，空间，用户开发的用户开发的I/O端口地址只能用端口地址只能用200H以上。以上。 71.1.存储器映象存储器映象I/OI/O端口占用存储器的地址，端口占用存储器的地址， CPUCPU用访问存储器的指令进行用访问存储器的指令进行I/OI/O， 控

6、制总线上产生访问存储器的信号。控制总线上产生访问存储器的信号。I/O端口端口存储器存储器片片选选译译码码内存内存1内存内存2ABRDWR片选1片选2片选n 8I/O片片选选译译码码I/O端口端口 1ABIORIOWI/O端口端口 2I/O端口端口 n片选1片选2片选n 91.1.直接直接接口最简单，但使用有限制接口最简单，但使用有限制(即、同步即、同步)。 10 11 mov DX, STATUS_PORT ; 为测试Waiting: in AL, DX test AL, READY_BIT ; 测试“准备好”位 jz Waiting ; 未准备好，查询 mov DX, DATA_PORT ;

7、 为输出数据 mov AL, DATA out DX, AL mov DX, STATUS_PORT ; 为复位 in AL, DX and AL, NOT_READY_BIT ; 清除“准备好”位 out DX, AL 12CPUCPU反复反复查询查询接口接口状态状态，认为条件成熟才进行，认为条件成熟才进行传送传送特点特点: :增加状态端口增加状态端口, ,接口较简单接口较简单,CPU,CPU效率低效率低轮询轮询：多个外设可以轮流查询适当提高效率。：多个外设可以轮流查询适当提高效率。查询方式由程序启动，又由程序完成，是典查询方式由程序启动，又由程序完成，是典型的型的程序控制程序控制I/OI/

8、O方式方式。 13CPUCPU和外设并行工作，接口主动提出请求，和外设并行工作，接口主动提出请求，CPUCPU响应后由响应后由中断服务程序中断服务程序完成完成I/OI/O传送。传送。中断方式的接口及过程中断方式的接口及过程CPUI/O接接口口INT申请申请DBABCBINTA应答应答 IRQ请求请求中断中断管理管理电路电路发送中断类型号发送中断类型号转入中断服务程序转入中断服务程序 14中断服务中断服务程序程序2 2 IRETIRET第1次第2次第3次下一条下一条下一条主程序主程序IRETIRET中断服务中断服务程序程序1 1 对于主程序的执对于主程序的执行，中断的发生行，中断的发生时间是随机

9、的。时间是随机的。当前指令执行完当前指令执行完成之后才能响应成之后才能响应 15CPUCPU和外设并行工作，效率较高，和外设并行工作，效率较高，对接口响应较快，对接口响应较快，接口较复杂（专用的中断管理电路接口较复杂（专用的中断管理电路 例如例如8259A8259A）。）。由中断服务由中断服务( (专用专用) )程序完成数据传送。程序完成数据传送。属于程序控制属于程序控制I/OI/O方式。方式。使用最广泛。使用最广泛。 16DMA方式的接口及过程方式的接口及过程CPUI/O接接口口总线申请总线申请总线响应总线响应 DMA请求请求DMA管理管理电路电路 DMA响应响应内存内存数据传送数据传送此时

10、此时 AEN = 1 17CPUCPU和外设并行工作和外设并行工作效率最高效率最高对外设响应最快对外设响应最快(当前总线周期结束当前总线周期结束)接口最复杂接口最复杂（专用的（专用的DMA管理电路管理电路,例如例如8237）在高速外设中广泛使用。在高速外设中广泛使用。 18总线:多个电路传送信号的公共通道 各电路有三态输出 任何时候只能其中一个器件往传输线上输出“0”或“1”（其他器件输出呈高阻态）不同范围的总线： 芯片级（芯片总线）如CPU引脚 系统级(内总线) 如:PC/XT(8位数据总线), ISA(16位), EISA(32位), PCI(64位) 设备级(外总线) 如: RS232,

11、GPIB，USBIO接口是对接口是对系统总线系统总线的接口的接口 19P236 图图5.2 20 EISA 总线总线 针对针对 386、486Extended ISA (Industry Standard Architecture)-扩展工业标准体系结构扩展工业标准体系结构总线时钟频率总线时钟频率8.33MHz，总线宽度，总线宽度32位，寻址能力位，寻址能力4GB，支持突发传送支持突发传送带宽约带宽约33MBps。-外设部件互连标准外设部件互连标准数据、地址总线数据、地址总线32位，位，可扩充到可扩充到64位。位。可进行突发可进行突发(burst)式传输式传输(成组传送成组传送: 地址地址 数

12、据数据 数据数据 )。总线时钟频率总线时钟频率33MHZ或或66MHZ，最高传输率可达最高传输率可达528MB/S。 PCI卡内有设备信息寄存器组为系统提供卡的信息，卡内有设备信息寄存器组为系统提供卡的信息，可实现即插即用（可实现即插即用（Plug & Play）。）。 。2312 2182 21四方面信息：引脚排列、信号名称、 有效极性、传送方向。IOR IO读IOW IO写MEMR 存储器读MEMW 存储器写CPU执行读写指令时执行读写指令时只能只能4选选1有效。有效。因为只有一套地址总线因为只有一套地址总线 22DMA传送时读写信号传送时读写信号两两两两同时有效同时有效数据直接在

13、总线上传送数据直接在总线上传送读内存读内存(MEMR)(MEMR)写接口写接口(IOW)(IOW)同时同时或者读接口或者读接口(IOR)(IOR)写内存写内存(MEMW)(MEMW)同时同时内存用地址信号选中内存用地址信号选中IO接口不用地址信号而用接口不用地址信号而用DACK信号锁定信号锁定CPUI/O接接口口HRQHLDA DRQDMA管理管理电路电路 DACK内存内存 23 AEN1，DMA地址有效 AEN0，CPU地址有效，CPU执行指令时，AEN0 (AEN=1)I/O片选译码电路仅在CPU执行IN/OUT指令时工作，故加上AEN0(AEN=1)选通。在DMA传送时I/O接口用DAC

14、KDACK信号锁定信号锁定，I/O译码电路不工作，地址总线信号用来选中直接访问的存储器。 24指令执行过程中各总线信号的变化时序。CPU驱动的总线周期 P238 图5.3 存储器读形成形成20位有效地址位有效地址 25指令执行过程中各总线信号的变化时序。CPU驱动的总线周期P240 图5.6 I/O 写真正的读/写在读/写信号的后沿附近完成 26 DMAC驱动的总线周期读存储器同时写I/O端口地址总线上是存储器地址P241图5.7 DMA存储器读 27三态缓冲器作输入接口P247 图5.10 三态缓冲器用于输入接口 28设I/0地址为218H时译码器输出选中此接口，执行下列指令，可以读入8个开

15、关状态： MOV DX，218H IN AL，DX只有数据端口。只有数据端口。执行执行IN指令时开指令时开关正在变化如何关正在变化如何保证输入的数据保证输入的数据正确？正确？软件：重复多次软件：重复多次IN的内容的内容相等时（稳定）才接收。相等时（稳定）才接收。硬件：增加状态端口，先硬件：增加状态端口，先查询状态稳定才输入数据。查询状态稳定才输入数据。 29锁存器作输出接口P247 图5.11 D触发器用于输出接口 30设I/0地址为219H时译码器输出选中接口执行下列指令，AL的D0位写入触发器,驱动LED ： MOV DX，219H OUT DX，AL若连续输出如何保证数据都被可靠接收？若

16、连续输出如何保证数据都被可靠接收？ 延时延时 增加状态接口增加状态接口 31P248 图5.12 查询式实用接口 右边右边(乙乙)：BUSY = 1 等待等待BUSY = 0 送出数据锁存到送出数据锁存到74LS373 并使并使 BUSY = 1左边左边(甲甲)：D0 = 1 等待等待D0 = 0 接收数据接收数据 并使并使 BUSY=0简单接口举例 32 左边有主机，右边有外设8位锁存缓冲器74LS373是数据端口，地址为CS1D触发器是状态端口，Q=1为准备好，地址为CS0,状态位送到数据总线D0状态位的清零也用CS1，读数的同时清除状态位 33 mov DX, CS1 in AL, DX

17、 ; 假读，清忙信号 mov CX, DelayTimeChks: mov DX, CS0 in AL, DX and AL, 1 jz Datin loop Chks .Datin: mov DX, CS1 in AL, DX ; 输入数据 341.数据信号的连接数据信号的连接系统的数据总线是双向三态，若接口的系统的数据总线是双向三态，若接口的数据总线也是双向三态则可以直接相接：数据总线也是双向三态则可以直接相接：输出数据一般要求有锁存，输出数据一般要求有锁存，输入数据一般要求有三态缓冲输入数据一般要求有三态缓冲。8位系统对位系统对8位接口位接口: 按数据线位序对应相接按数据线位序对应相接D

18、B7D78 8位位 计算计算 机机 系统系统 8 8位位接口接口D0DB0输入缓输入缓冲器冲器输出锁输出锁存器存器外部数外部数据线据线 358位位锁存锁存18位位锁存锁存216位位输出输出接口接口8位计算机系统位计算机系统低低8位位高高8位位片选片选1片选片选2IOWDB70 8位系统对位系统对16位接口：位接口：按按高低字节高低字节分成两个分成两个8位端口分别进行位端口分别进行I/O。输入接口：数据传送方向相反。锁存器改成三态输入接口：数据传送方向相反。锁存器改成三态缓冲器，缓冲器，IOW改成改成IOR。更多位接口用更多个更多位接口用更多个8位端口位端口 3616位系统接位系统接8位接口：一

19、般接数据总线位接口：一般接数据总线低低8位位8位位接口接口18位位接口接口216位计算机系统位计算机系统片选片选1片选片选2IOWDB70 建议建议8位接口地址都用偶地址，地址对准位接口地址都用偶地址，地址对准（aligned）能在一个总线周期完成）能在一个总线周期完成I/O传送。传送。 372.控制信号的连接控制信号的连接所有的所有的I/O片选译码都要加片选译码都要加AEN信号信号控制控制。输入接口输入接口(三态缓冲器三态缓冲器)用用IOR信号信号选通选通， 输入数据在输入数据在IOR信号的后沿附近采样。信号的后沿附近采样。输出接口输出接口(锁存器锁存器)用用IOW信号信号锁存锁存， 输出数据应保持到输出数据应保持到IOW信号的后沿以后消失信号的后沿以后消失中断方式传送的接口还要有中断联络信号，中断方式传送的接口还要有中断联络信号，DMA方式传送的接口还有方式传送的接口还有DMA联络信号。联络信号。 383.地址信号的连接地址信号的连接片选地址：片选地址：