两位数字秒表电路设计

1、自主设计实验报告学院：机电工程学院姓名：孔德智学号：1100800719两位数字秒表设计1.实验目的1.进一步提高独立分析问题和解决问题的能力。 2.掌握数字系统的分析和设计方法。 3.对数字集成电路的综合应用有进一步的认识和理解。2.总体设计方案或技术路线本实验要用同步加法计数器74LS161构成60进制加法计数器，并用555产生脉冲信号，共同构成=时钟信号生成的设计和计数器的设计。555定时器简介：555定时器是一种模拟电路和数字电路相结合的中规模集成器件，它性能优良，适用范围很广，外部加接少量的阻容元件可以很方便地组成单稳态触发器和多谐振荡器，以及不需外接元件就可组成施密特触发器。因此集

2、成555定时被广泛应用于脉冲波形的产生与变换、测量与控制等方面。下图为用555定时器设计的多谐振荡器的电路图及其电路产生的波形。由多谐振荡器原理，结合上图可知其振荡周期。为电容充电时间，为电容放电时间。充电时间 放电时间 矩形波的振荡周期555组成的多谐振荡器实际电路参数的选择：由于实际电路所给的器件有限，其R1 = R2 =500 K，RC振荡器电容为1uF ，五号管脚所接的Cs为10PF。所以其振荡周期为T =1.5*0.7=1.05s，所以其周期为约为1s.74LS161简介：74LS161 为可预置的4 位二进制同步计数器,它可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很

3、多重要的功能其管脚图如下：本次试验设计要设计60进制加法计数器，其大于一个74LS161的计数范围需要进行级联。借助Cr对计数器清零，可以实现60进制的计数。由于74LS161为异步加法计数器故需在低位的QC、QB 和高位的QB、QA 进行与运算后进行与非运算后作为清零信号，于是得到下图的计数器。实验方案：由于74LS161直接清零方式为异步清零，这种清零方式会导致清零的不可靠，需要对清零进行一定的改进，使不可靠清零变成可靠清零。74LS161的预置是同步的。当置入控制器LOAD 为低电平时，在CLOCK上升沿作用下，输出端QAQD 与数据输入端AD 相一致。由此我们可以通过采用预置的方式，确

4、保其清零的可靠性。此秒表不仅能够实现60进制的计数功能，还能实现实时暂停、恢复与停止。3.实验电路图4. 仪器设备名称、型号555定时器、 74LS161计数器 * 2、 74LS00N5.理论分析或仿真分析结果实验成功，得到想要的结果，能够实现60进制的秒表计数功能6.详细实验步骤及实验结果数据记录（包括各仪器、仪表量程及内阻的记录）实验步骤：（1）按数字电子秒表设计电路图搭接好设计电路；（2）用示波器观察555第3管脚输出的矩形脉冲，调电路中的RP使555输出冲为T为1s左右；（3）S1闭合，检查第块计数器QD端应有周期为0.1秒的脉冲输出，S1断开QD端无脉冲输出；（4）S2断开秒表应清

5、为00，S2接通（S1闭合），秒表应开始计数。7.实验结论 实验成功，能够达到预期目标，从555输出周期为1s左右的方波脉冲，低位计数器计数，显示器显示“9”后，高位显示“1”的同时低位显示“0”，以此循环计数，到达59后置零重新开始计数。8.实验中出现的问题及解决对策在第一次试验中，低位的“9”及进位同时发生，即高位的“1”和低位的“9”会同时发生；经过改进后在从低位到高位的进位处加了一个非门，使得高位的“1”和低位的“0”同时出现，即高位延后了一个脉冲，得到想要的结果。9.本次实验的收获和体会、对电路实验室的意见或建议可以看到设计的电路能够完成设计题目的基本要求，而其改进方法，主要是在同步

6、计数器在进位时的不可靠而加以改进，采用非门的方式，使进位达到想要的结果，改进的电路也达到了实验预先的期望，提高了进位的可靠性。通过此次设计，加深了对555定时器的工作原理及由其构建电路的认识，掌握如何用其搭建多谐振荡器。对计数器有了进一步的理解，尤其对异步清零来说，确保其清零的可靠性是相当有必要的，而本实验采用的同步置数也让我有了更深的体会，同时对进位的探究与实验让我对电路的设计其有了进一步的理解。10参考文献康华光.2000年. 电子技术基础 数字部分（第四版）. 北京：高等教育出版社. 王慧玲.2003年. 电工电子实验与实训. 北京：机械工业出版社.吴建强.2004年. 电工学新技术实践. 北京：机械工业出版社.邓玉元 蒋卓勤.