数字逻辑(大学课程)-第9讲

1、第第9讲讲第第4章组合逻辑电路章组合逻辑电路本本 节节 内内 容容v4.2.3 几个实际问题的处理几个实际问题的处理v4.3 组合逻辑电路组合逻辑电路中的竞争与险象中的竞争与险象本本 节节 内内 容容v掌握多输出函数的电路设计掌握多输出函数的电路设计v掌握组合逻辑电路中竞争和险象的判断方法掌握组合逻辑电路中竞争和险象的判断方法v掌握竞争和险象的消除方法掌握竞争和险象的消除方法4.2.3 几个实际问题的处理几个实际问题的处理4.2.3 几个实际问题的处理几个实际问题的处理v1.多输出函数的组合逻辑电路设计多输出函数的组合逻辑电路设计多数出组合电路达到最简的关键是在函数化简时找出各输出函数的公用项

2、，使之在逻辑电路中实现对逻辑门的“共享共享”，从而达到电路整体结构最简。4.2.3 几个实际问题的处理几个实际问题的处理4.2.3 几个实际问题的处理几个实际问题的处理4.2.3 几个实际问题的处理几个实际问题的处理4.2.2 设计举例设计举例v例例4.8 自选逻辑门设计一个全加器自选逻辑门设计一个全加器全加器：实现对两个一位二进制数及来自低位的进位进行全加器：实现对两个一位二进制数及来自低位的进位进行相加，产生本位和及向高位的进位。相加，产生本位和及向高位的进位。4.2.2 设计举例设计举例（1）建立给定问题的逻辑描述建立给定问题的逻辑描述被加数、加数及来自低位的“进位”分别用变量Ai、Bi

3、及Ci-1表示，相加产生的“和”及“进位”用Si和Ci表示。根据二进制加法运算法则可列出全加器的真值表如下根据二进制加法运算法则可列出全加器的真值表如下表所示。表所示。4.2.2 设计举例设计举例（1）建立给定问题的逻辑描述建立给定问题的逻辑描述由真值表可由真值表可写出输出函数写出输出函数F的最小项的最小项表达式：表达式：4Si=m(1(1，2 2，4 4，7)7)4Ci=m(3(3，5 5，6 6，7)7)AiBiCi-1SiCi00000001100101001101100101010111001111114.2.2 设计举例设计举例（2）求出逻辑函数的最简表达式求出逻辑函数的最简表达式将

4、函数将函数Si=m(1(1，2 2，4 4，7)7)，Ci=m(3(3，5 5，6 6，7)7)化成最简。化成最简。 1 11 1 00 01 11 1001AiBiCi-1 1 1 1 1 00 01 11 1001AiBiCi-1 1i-ii1i-ii1i-ii1i-iii C B A CB A CBA CBA S C B C A B A C1i-i1i-iiii4.2.2 设计举例设计举例（3）选择逻辑门类型并进行逻辑函数变换选择逻辑门类型并进行逻辑函数变换假定采用异或门和与非门异或门和与非门构成实现给定功能的电路，则应将上述表达式为： CBACBACBACBAS1i-ii1i-ii1i

5、-ii1i-iii1i-i1i-ii1i-i1i-iiCBCBACBCBA1i-ii1i-iiCBACBA1i-iiCBA1i-i1i-iiiiCBCABAC1i-i1i-iiiCBCABA1i-i1i-iiiCBCABA4.2.2 设计举例设计举例（4）画出逻辑电路图画出逻辑电路图4.2.2 设计举例设计举例（4）画出逻辑电路图画出逻辑电路图当按多输出函数组合电路进行设计时，可对函数Ci作如下变换：1iCiBiA1iCiBiA1iCiBiA1iCiBiAiC)1iC1iC(iBiA1i)CiBiAiBiA( iBiA1i)CiBi(A iBiA1i)CiBi(A 4.2.2 设计举例设计举例

6、（4）画出逻辑电路图画出逻辑电路图4.2.3 几个实际问题的处理几个实际问题的处理v2.包含无关条件的组合逻辑电路设计包含无关条件的组合逻辑电路设计 在某些实际问题中，常常由于输入变量之间存在的相互制约或问题的某种特殊限定等，使得逻辑函数与输入变量的某些取值组合无关某些取值组合无关，通常把这类问题称为与包含无关条件的逻辑问题；描述这类问题的逻辑函数称为包含无关条件的逻辑函数。4.2.3 几个实际问题的处理几个实际问题的处理v3.无反变量提供的组合逻辑电路设计无反变量提供的组合逻辑电路设计在某些问题的设计中，为了减少各部件之间的连线，在逻辑电路的输入端只提供原变量，不提供反变量。设计这类电路时，

7、若直接用非门将原变量转换成相应的反变量，则处理结果往往是不经济的。因此，通常进行适当的变换，以便尽可能减少非门数量。4.3 组合逻辑电路中的竞争与险象组合逻辑电路中的竞争与险象4.3 组合逻辑电路中的竞争与险象组合逻辑电路中的竞争与险象v4.3.1 竞争现象与险象的产生竞争现象与险象的产生v4.3.2 险象的判断险象的判断v4.3.3 险象的处理方法险象的处理方法4.3.1 竞争现象与险象的产生竞争现象与险象的产生4.3 组合逻辑电路中的竞争与险象组合逻辑电路中的竞争与险象p 竞争竞争现象：现象：输入信号输入信号经过不同路径到达输出端经过不同路径到达输出端的时间有先有后，这种现象的时间有先有后

8、，这种现象称为竞争称为竞争。p 险象险象：由竞争导至的错误输出信号。4.3 组合逻辑电路中的竞争与险象组合逻辑电路中的竞争与险象由于信号经过任何逻辑门和导线都会产生时间延迟，所由于信号经过任何逻辑门和导线都会产生时间延迟，所以电路所有输入达到稳定状态时，输出并不是立即达到以电路所有输入达到稳定状态时，输出并不是立即达到稳定状态。稳定状态。不考虑门的延时不考虑门的延时0 AAL&1 G2 G1 AL 4.3 组合逻辑电路中的竞争与险象组合逻辑电路中的竞争与险象考虑门的延时考虑门的延时AA L&1 G2 G1 AL 4.3 组合逻辑电路中的竞争与险象组合逻辑电路中的竞争与险象A A

9、 L G2 G1 A AAL 1 1 LAA1L不考虑门的延时不考虑门的延时考虑门的延时考虑门的延时4.3.2 险象的判断险象的判断4.3.2 险象的判断险象的判断4.3.2 险象的判断险象的判断v例例4.12 已知描述某组合电路的逻辑函数表达式已知描述某组合电路的逻辑函数表达式为为试判断该逻辑电路是否可能产生险象。试判断该逻辑电路是否可能产生险象。ACBACAF解：解：由表达式可知，变量由表达式可知，变量A和和C均具备竞争均具备竞争条件。先考察变条件。先考察变量量A，将将BC各种取值组合代入函数表达式：各种取值组合代入函数表达式：BC=00BC=01BC=10BC=11AFAFAAFAF 当

10、当B=C=1时，时，A的的变化可能使电路变化可能使电路产生险象。产生险象。4.3.2 险象的判断险象的判断v例例4.13 已知描述某组合电路的逻辑函数表达式已知描述某组合电路的逻辑函数表达式为为试判断该逻辑电路是否可能产生险象。试判断该逻辑电路是否可能产生险象。解：解：由表达式可知，变量由表达式可知，变量A和和B均具备竞争均具备竞争条件。先考察条件。先考察变变量量B，将将AC各种取值组合代入函数表达式：各种取值组合代入函数表达式：AC=00AC=01AC=10AC=11BF0F1FBBF 当当A=C=0时，时，B的变化的变化可能使电路产生险象。可能使电路产生险象。同样同样B=C=0时，时，A的

11、变的变化也可能。化也可能。C)B(C)A(B)(AF4.3.2 险象的判断险象的判断v2. 卡诺图法卡诺图法作出函数卡诺图，并画出函数表达式中各“与”项对应的卡诺圈。若卡诺圈之间存在“相切”关系，即两卡诺圈之间存在不被同一卡诺圈包含的相邻最小项，则该电路可能产生险象。 4.3.2 险象的判断险象的判断v例例4.14 某组合逻辑电路如图，是判断该电路是否某组合逻辑电路如图，是判断该电路是否可能产生险象。可能产生险象。4.3.2 险象的判断险象的判断21圈圈 1 和圈和圈 2 之间之间存在相邻最小项存在相邻最小项m5和和m13，且，且m5和和m13不被同一卡诺不被同一卡诺圈所包含，所以圈所包含，所以这 两 个 卡 诺 圈这 两 个 卡 诺 圈“相切相切”。这说。这说明相应电路可能明相应电路可能产生险象。产生险象。4.3.3 险象险象的消除的消除4.3.3 险象的消除险象的消除v1.增加冗余项的方法消除险象增加冗余项的方法消除险象 方法方法：通过在函数表达式中“或”上冗余的“与”项或者“与”上冗余的“或”项，消除可能产生的险象。冗余项的选择可以采用代数法或