组成与体系结构_实验三

1、计算机组成与体系结构课程设计计算机组成与体系结构课程设计西安电子科技大学软件学院实验三：时序与数据通路实验 2010年6月西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路一 实验目的 1掌握二级时序控制原理及其三级时序的生成方法； 2了部时钟产生方法，工作脉冲、工作节拍、工作周期的形成过程；

2、 3掌握时序控制控制数据同路的方法，时序控制数据流的过程。 二 实验内容 1主振时钟的产生电路设计（频率约 18KHZ）； 2工作节拍的产生：P； 3四个节拍电位的产生：W0、W1、W2、W3； 4三个工作（机器）周期的产生：T0、T1、T2。 2西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据

3、通路三 实验原理 在计算机中，机器指令的执行一般分三个阶段：取指令、分析指令、执行指令。每一阶段的执行都需要耗费一定的时间。而且，到目前为止，无论采用什么样的控制器结构（如流水、矩阵等），上述三个阶段都不能完全并行，总是有一定的执行顺序。怎么样控制这个顺序，安排各阶段的执行时间，决定何时那些部件动作等等，都必须由时序电路来控制使其周而复始的、有条不紊的工作。时序部件就是用来产生各部件所需要的定时信号，根据定时控制的需要，他以确定的工作频率产生工作需要的各种带有时间标志的信号称时标/时序信号。时序信号一般由工作周期、工作节拍及工作时标脉冲组成。3西安电子科技大学计算机学院 - School of

4、 Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路 控制器执行指令的关键是体现在作用于各个部件的时序关系上。指令系统的每一条指令各有一个微操作序列，当用这些徽操作控致信号去控制硬件线路产生相应动作时，应注意微操作控制信号彼此间的严格的时间顺序。而且即使在同一操作步中，由于被控制操作的硬件线路、元器件性能不同，各个操作控制信号在时序作用宽度上的

5、要求也不相同，有的需要宽脉冲作用，有的需要窄脉冲作用，例如对于图所示在计算机中应用最多的D型触发器来说，D数据端要求用宽脉冲信号，CP端在“上升沿”作用下t时刻选通，应用窄脉冲作用，使得用作寄存器的触发器状态按照需要在一定时刻得到相应的变化。图中，相对于窄脉冲P来说，宽脉冲W可以看成是“电位” 。在计算机中，触发器都使用“电位一脉冲”工作方式。 在计算机中必须有产主这些定时信号的部件，即时序部件，它相当于计算机的“神经系统”。4西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, Chi

6、na 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路 在计算机中从指令的读取到指令的执行完成，执行一条指令所需要的时间，称为指令周期。不同种类的指令其指令周期不同。 为了实现丰富的机器指令，计算机中有众多的微操作控制信号，它们依用途及作用时间可以分成几种类型： 5西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系

7、结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路（1） 要求在一个控制阶段内均持续起作用的信号，称为周期状态控制信号。根据对指令的综合分析可知，从取指令到指令执行完成，都可以分成几个控制阶段，每个阶段包含许多微操作步，需持续一定的时间，这就是机器周期状态。一般有取指周期、取源操作数周期、取终点操作数周期、执行周期等等。 通常用周期状态寄存器来标志和指明某某周期控制。 在实验电路中，采用了一片四位寄存器74LS175，一个或门，来对节拍电位进行组合处理，产生周期状态控制信号T0、T1、T2

8、。6西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路（2） 要求在一定时序宽度下持续作用，保证完成某一操作要求的控制电位。例如：为了维持ALU进行一次某种运算，控制信号就必须是个电位信号，其宽度要能保证ALU正确完成运算。数据在总线上传送或在寄存器之间传送等均需要产生电位控制信号。而且这种电

9、位是有时序地一拍一拍地周期性产生，所以常称为节拍电位控制信号。 节拍电位的宽度以ALU完成一次运算操作所需的时间长短为准。 实验中，采用74LS95四位并行存取的移位寄存器对主频脉冲 p进行移位，以展宽电位周期，产生W0、W1、W2、W3四个节拍电位。7西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序

10、与数据通路（3）要求即时改变某寄存器的状态，或记录某种特征信息，或完成信息传送中清除、置位等操作，均需要用到宽度很窄的定时控制信号，这种信号由时标工作脉冲来形成。时标脉冲不只一个，时标脉冲的宽度为节拍电位宽度的1/n，只要能保证所有的触S发器都能可靠地、稳定地翻转即可。 在实验电路中，时标工作脉冲由1M晶振源直接产生，对计数器计数，再通过D触发器产生工作脉冲P。 一台计算机内部的控制信号一般均由若干个周期状态，若干个节拍电位及若干个时标脉冲这样3级控制时序信号定时组成。周期、电位及时标脉冲的个数按实现指令的需要而定。3级时序地定时组合关系见图8西安电子科技大学计算机学院 - School of

11、 Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路 实验的设计就是采用3级时序控制信号形成时序发生电路。3级时序控制信号的宽度均成正整数倍同步关系。周期状态之间，节拍电位之间，时标脉冲之间既不容许有重叠交叉，又不容许有空白间隙，应该是能一个接一个地准确连接，一个结束另一个准确切换产生的同步信号。这意味着对整个指令周期中的每一个瞬间，都能用周期

12、状态节拍电位和时标脉冲唯一地准确地给以定义和标定。 9西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路 时序部件就是这样的能够产生周期状态、节拍电位及时标脉冲，唯一地准确地对指令周期进行时间划分、刻度和标定的部件，因而我们有必要对这一部件进行实验论证。如图所示，时序部件通常由信号源，启停控制

13、逻辑，分频、组合译码逻辑及周期状态产生电路等组成。机型不同，只是逻辑组织、复杂程度、节拍电位及周期个数不同而已，组成结构基本相同。10西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路 信号源是机器中信号的发源地，由它产生具有稳定的频率、宽度和幅度的主频脉冲。它直接影响到机器的工作可靠性及速度

14、。这里用1M晶振源产生可调的主振脉冲。 启停控制逻辑的作用是对信号源产生的主频脉冲进行完整性、有效性的控制，以保证机器时序电路能准确启动和停止。实验采用74LS74和两级RS触发器完成启停控制，74LS74在这里又称为启停控制器。74LS74 Q端输出为“1”时，R-S触发器（称为启停触发器）才允许主频脉冲通过，这时时序电路工作；当74LS74的Q端输出为“0”时，RS触发器封锁主频脉冲不允许通过，时序电路无法产生3级时序，机器不工作。图224中，S14用于启动时序电路，而74LS74的“l”脚用于停止时序电路。11西安电子科技大学计算机学院 - School of Computer Scie

15、nce & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路 分频、组合译码逻辑的作用是根据各条指令微操作步序列的时序要求，对主频脉冲进行分频、译码，产生时标节拍及时标工作脉冲，在控制器执行指令条件下，由时标信号定时确定机器周期状态标志。这样形成周期、节拍、脉冲3级时序信号。 实验采用一片74LS175来摸拟图中的周期状态控制电平产生电路，产生周期状态控制信号W0、W1、W2。用

16、74LS95产生节拍电位P0、P1、P2、P3。 实验原理线路图参见（图中T0、T1、T2、W0、W1、W2、W3分别对应W0、W1、W2、P0、P1、P2、P3）。 12西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路F实验步骤 1预先熟悉所用集成电路芯片的功能和引脚定义，掌握3级时序控制

17、原理： 2掌握实验原理，分析实验时序关系波形： 3设置晶振频率，选择合适的计数器对其进行分频，产生主频脉冲： 4实验中74LS95采用的是MODE和CLOCK1实现预置打入0001，CLOCK2进行右移计数，当 Q3（W3）计为“ 1”时用作 SERIAL DATA脚输入，如此循环进行； 5现在将晶振主频时钟脉冲输出接入到后续电路，通过LED显示，拨动开关，观察示波器上3级时序之间地关系；后停控制逻辑应能正常起作用： 6用门电路设计组合逻辑电路，对时序控制信号进行逻辑组合，以控制器74LS181组成的数据通路，完成F=A，FAB，F=A-B，FAUB等四种运算。13西安电子科技大学计算机学院

18、- School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路五 画出3级时序波形示意图 W0 W1 W2 P0 P1 P2 P3 P 14西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成

19、与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路F原理图参考 实验原理图 1. 分频器的参数不能太大，设置为3位即可。 2. 分频器lpm_counter 选有进位输出cout 二输入与门 7400 四输入与非门7420 D触发器dff 非门 not 异或15西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软

20、件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路F开始实验 参照原理图，输入原理图文件，器件查找芯片资料，看系统是如何实验时序功能。 74系列芯片功能简介。 本实验为2次课，本节课熟悉原理图文件，并设计出原理图，初步进行仿真，下次实验中进行仿真操作和下载！16西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of

21、Software, Xidian University, China 时序与数据通路时序与数据通路 仿真时注意(时钟产生)： 1.again信号为再次产生clkr时钟信号，上升沿有效，否则clkr的输入无效。 2.S15与S14要控制好，使7495芯片首先处理数据加载模式，进入加载数据0001，然后再进入到移数状态，既M为L，1R为时钟信号输入状态。 3. 仿真一次结束时要再次启动again信号，再次进入波形产生状态。17西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China

22、软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路仿真输入参考(时钟产生电路): 18西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路仿真时注意(运算器部分):

23、FS13为原码与反码选择（有非门）F仿真的时间要长，够一个周期，否则结果不好观察F仔细观察T0，W0，W1期间的时序控制。F可以在各级输出加上output来观察输出结果。F仔细分析波形1.仿真时间的设定，大于1us，在edit-edit time中设置。19西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian University, China 时序与数据通路时序与数据通路20无进位的F=A+B仿真结果图西安电子科技大学计算机学院 - School of Computer Science & Engineering, Xidian University, China 软件学院-计算机组成与体系结构讲义西安电子科技大学软件学院 - School of Software, Xidian