门电路与组合逻辑电路

1、门电路与组合逻辑电路门电路与组合逻辑电路 第第9 9章章l了解数字电路和数字信号的特点。了解数字电路和数字信号的特点。l了解二进制的数制系统。了解二进制的数制系统。l掌握与、或、非三种基本逻辑运算以及与非门、异或门等常用掌握与、或、非三种基本逻辑运算以及与非门、异或门等常用的逻辑门的逻辑功能。的逻辑门的逻辑功能。l了解逻辑代数的基本运算法则和基本定律。了解逻辑代数的基本运算法则和基本定律。l掌握应用逻辑代数运算法则和卡诺图进行化简的方法。掌握应用逻辑代数运算法则和卡诺图进行化简的方法。l掌握几种逻辑函数表示形式之间的转换方法。掌握几种逻辑函数表示形式之间的转换方法。l了解分立元件构成的门电路的

2、特点。了解分立元件构成的门电路的特点。l了解集成逻辑门电路的特点和多余输入端、输出端的处理方法。了解集成逻辑门电路的特点和多余输入端、输出端的处理方法。l掌握组合逻辑电路的分析和设计的方法。掌握组合逻辑电路的分析和设计的方法。l熟练掌握常用的组合逻辑模块的工作原理和使用方法熟练掌握常用的组合逻辑模块的工作原理和使用方法学习目标学习目标9.1数字电路概述数字电路概述9.1.1脉冲信号和数字信号脉冲信号和数字信号电子电路中的信号电子电路中的信号模拟信号模拟信号数字信号数字信号随时间连续变化的信号随时间连续变化的信号时间和幅度都是离散的时间和幅度都是离散的如：正弦波、锯齿波信号等如：正弦波、锯齿波信

3、号等如：脉冲信号等如：脉冲信号等1.脉冲信号的参数脉冲信号的参数AtWtftr脉冲幅度：脉冲幅度：A脉冲宽度：脉冲宽度：tW脉冲前沿：脉冲前沿：tr脉冲后沿：脉冲后沿：tf脉冲周期：脉冲周期：T脉冲频率：脉冲频率：f=1/TT0.9A0.5A0.1A正脉冲：正脉冲：跃变后的跃变后的电位比跃电位比跃变前高变前高0V3V（-3V）（0V）负脉冲：负脉冲：跃变后的跃变后的电位比跃电位比跃变前低变前低0V-3V（3V）（0V）正、负脉冲信号正、负脉冲信号脉冲信号脉冲信号产品数量的统计。产品数量的统计。数字表盘的读数。数字表盘的读数。数字电路信号：数字电路信号：tu脉冲信号脉冲信号2、数字信号、数字信号

4、研究数字电路时注重研究数字电路时注重电路输出电路输出、输入间的输入间的逻辑关系逻辑关系，因此不能采用模拟电路的分析，因此不能采用模拟电路的分析方法。主要的工具是逻辑代数，方法。主要的工具是逻辑代数，电路的功电路的功能用逻辑状态表（真值表）能用逻辑状态表（真值表）、逻辑表达式逻辑表达式及及波形图波形图表示。表示。在数字电路中，三极管工作在开关状态，在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。即工作在饱和和截止状态。晶体管的开关作用晶体管的开关作用晶体管工作的区域晶体管工作的区域（1 1）截止区）截止区特点：特点：（1）集电结、发射结反偏）集电结、发射结反偏（2）基极电流）基极电流

5、IB=0（3）集电极电流）集电极电流Ic=0CEBUo+uccUi(4)输出电压输出电压Uo=UccUCE=Ucc好象开关断开一样好象开关断开一样（2 2）放大区）放大区特点：特点：（1）发射结正偏、集电结反偏）发射结正偏、集电结反偏（2）基极电流、集电极电流成线性关系）基极电流、集电极电流成线性关系Ic=IBCEBUo+uccUi(3)输出电压输出电压Uo=Ucc-IcRc（3 3）饱和区）饱和区特点：特点：（1）发射结正偏、集电结正偏）发射结正偏、集电结正偏（2）基极电流、集电极电流不成线性关系）基极电流、集电极电流不成线性关系IcIB(4)输出电压输出电压Uo=0(3)集射极电压（即饱和

6、管压降）集射极电压（即饱和管压降）UCE=0.3CEBUo+uccUiUCE=0好象开关闭和一样好象开关闭和一样R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性：三极管的开关特性：截止截止饱和饱和UiUoKUccRK开开-Uo=1,输出高电平输出高电平K合合-Uo=0,输出低电平输出低电平可用三极可用三极管代替管代替十进制：十进制：以十为基数的计数体制以十为基数的计数体制表示数的十个数码：表示数的十个数码：0、1、2、3、4、5、6、7、8、9遵循遵循逢十进一逢十进一的规律的规律157 =012107105101 常用数制常用数制位权：位权：10n9.1.2二进制二进制二进制：

7、二进制：以二为基数的计数体制以二为基数的计数体制表示数的两个数码：表示数的两个数码：0、1遵循遵循逢二进一逢二进一的规律的规律 iiiB2KN）（1001）B=012321202021 =(9)D位权：位权：2n用电路的两个状态用电路的两个状态-开、关来表示二开、关来表示二进制数，数码的存储和传输简单、可进制数，数码的存储和传输简单、可靠。靠。位数较多，使用不便；不合人们的习位数较多，使用不便；不合人们的习惯，输入时将二进制转换成二进制，惯，输入时将二进制转换成二进制，运算结果输出时再转换成十进制数。运算结果输出时再转换成十进制数。二进制与十进制之间的转换二进制与十进制之间的转换二进制转换为十

8、进制二进制转换为十进制按权展开按权展开（1011）B=(11)D012321212021+ + 十进制转换为二进制十进制转换为二进制求商取余求商取余(25)D=(11001)B十进制与二进制之十进制与二进制之间的转换，可以用二除十间的转换，可以用二除十进制数，余数是二进制数进制数，余数是二进制数的第的第0位（位（K0），然后依），然后依次用二除所得的商，余数次用二除所得的商，余数依次是第一位（依次是第一位（K1）、第二位（第二位（K2）、。225余余 1K0122余余 0K162余余 0K232余余 1K312余余 1K40转换过程：转换过程：(25)D=(11001)B高位高位低位低位二二十

9、进制（十进制（BCD码）：码）：用二进制码表示的十进制数：用二进制码表示的十进制数：09十个状态，用四位二进制码表示一位十进制十个状态，用四位二进制码表示一位十进制数：数：0000000110001001010011010011001001011100BCD码码十进制数十进制数21037658949.2逻辑代数和逻辑函数逻辑代数和逻辑函数9.2.1逻辑代数逻辑代数在数字电路中，我们要研究的是电路的输入在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称输出之间的逻辑关系，所以数字电路又称逻辑电逻辑电路路，相应的研究工具是，相应的研究工具是逻辑代数（布尔代数）逻辑代数（布尔

10、代数）。在逻辑代数中，逻辑函数的变量只能取两个在逻辑代数中，逻辑函数的变量只能取两个值（值（二值变量二值变量），即），即0和和1，中间值没有意义，这，中间值没有意义，这里的里的0和和1只表示两个对立的逻辑状态，如电位的只表示两个对立的逻辑状态，如电位的低高（低高（0表示低电位，表示低电位，1表示高电位）、开关的开表示高电位）、开关的开合等。合等。（1）“与与”逻辑运算和与门逻辑运算和与门A、B、C都具备时，事件都具备时，事件F才发生。才发生。EFABC设设开关闭为开关闭为“1”开关开为开关开为“0”灯亮为灯亮为“1”不亮为不亮为“0”则则A、B、C与灯与灯F的关系的关系为为“与与”逻辑逻辑与逻

11、辑与逻辑1.基本逻辑运算及其表示方法基本逻辑运算及其表示方法&ABCF逻辑符号逻辑符号二极管与门电路二极管与门电路BAFVD1VD2R+5V输入：输入：A、B：3V逻辑逻辑“1”输入：输入：A、B：0V逻辑逻辑“0”输出：输出：F：3V逻辑逻辑“1”；0V逻辑逻辑“0”F=ABC逻辑式逻辑式逻辑与逻辑与（逻辑乘）（逻辑乘）AFBC00001000010011000010101001101111逻辑状态表逻辑状态表全全1出出1有有0出出0（2）“或或”逻辑运算和或门逻辑运算和或门A、B、C只有一个具备时，事件只有一个具备时，事件F就发生。就发生。AEFBC开关闭为开关闭为“1”开关开为开关开为“

12、0”灯亮为灯亮为“1”不亮为不亮为“0”则则A、B、C与灯与灯F的关系的关系为为“或或”逻辑逻辑或逻辑或逻辑 1ABCF逻辑符号逻辑符号BAFVD1VD2R-5V二极管或门电路二极管或门电路输入：输入：A、B：3V逻辑逻辑“1”0V逻辑逻辑“0”输出：输出：F3V逻辑逻辑“1”0V逻辑逻辑“0”F=A+B+C或逻辑式或逻辑式逻辑或逻辑或(逻辑加逻辑加)AFBC00001001010111010011101101111111逻辑状态表逻辑状态表全全0出出0有有1出出1（3）“非非”逻辑运算和非门逻辑运算和非门A具备时具备时，事件，事件F不发生；不发生；A不具备时，事件不具备时，事件F发生。发生。

13、AEFR非逻辑非逻辑开关闭为开关闭为“1”开关开为开关开为“0”灯亮为灯亮为“1”灯不亮为灯不亮为“0”则开关则开关A与灯与灯F的关系的关系为为“非非”逻辑逻辑逻辑符号逻辑符号三极管非门电路三极管非门电路输入：输入：A：3V逻辑逻辑“1”0V逻辑逻辑“0”输出：输出：F3V逻辑逻辑“1”0V逻辑逻辑“0”AF1AFRB+UCCRC+3V限幅二极管限幅二极管逻辑式逻辑式逻辑非逻辑非逻辑反逻辑反逻辑状态表逻辑状态表AF AF0110有有1出出0有有0出出1与与或或非非条件条件A、B都具备，则都具备，则事件事件F发生发生条件条件A、B有有一个或一个一个或一个以上具备，以上具备，则事件则事件F发生发生

14、条件条件A不具备，不具备，则事件则事件F发生发生条件条件A具备，具备，则事件则事件F不发不发生生F=ABF=A+BF=A有有0出出0全全1出出1有有1出出1全全0出出0有有0出出1有有1出出0逻辑关系逻辑关系含义含义逻辑表逻辑表达式达式记忆口诀记忆口诀逻辑符号逻辑符号&ABCF 1ABCFAF1A+0=AA+1=1A0=0A=0A1=A1AA AAA 0AA AAA AA 所以，可以得到以下逻辑运算：所以，可以得到以下逻辑运算：00=01=10=011=10+0=00+1=1+0=1+1=11001 2. 2.基本逻辑运算法则基本逻辑运算法则逻逻辑辑代代数数的的基基本本定定律律交换律交换律结合

15、律结合律分配律分配律A+B=B+AAB=BAA+(B+C)=(A+B)+C=(A+C)+BA(BC)=(AB)CA(B+C)=AB+ACA+BC=(A+B)(A+C)普通代数普通代数不适用不适用!3. 3. 逻辑代数的基本定律逻辑代数的基本定律A+AB=A证明：证明： A+AB=A(1+B)=A1=A利用运算规则可以对逻辑式进行化简。利用运算规则可以对逻辑式进行化简。例如：例如：CDAB)FE(DABCDAB 被吸收被吸收吸收律吸收律BABABABA ABAB0001111010110110010111110000BA ABBA 可以用列真值表的方法证明：可以用列真值表的方法证明：反演律反演律

16、 1+1=？4.几种常用的逻辑运算几种常用的逻辑运算“与与”、“或或”、“非非”是三种基本的逻辑关系，是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。任何其它的逻辑关系都可以以它们为基础表示。CBAF 与非与非：条件：条件A、B、C都都具备，则具备，则F不发生。不发生。&ABCFCBAF 或非：或非：条件条件A、B、C任任一具备，则一具备，则F不发生。不发生。 1ABCF异或异或：输入不：输入不同时，输出为同时，输出为“1”，输入相，输入相同时，输出为同时，输出为“0”=1AB同或同或：输入不：输入不同时，输出为同时，输出为“0”，输入相，输入相同时，输出为同时，输出为“1”=

17、1ABF BABAF BAABF9.2.2逻辑函数及其表示法逻辑函数及其表示法1、逻辑函数、逻辑函数任何一个具体的逻辑因果关系都可以用一个任何一个具体的逻辑因果关系都可以用一个确定的逻辑函数来描述。确定的逻辑函数来描述。2、逻辑函数的表示法逻辑函数的表示法逻辑函数式逻辑函数式把逻辑函数的输入、输出关系写成与、或、非把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式，即逻辑代数式，称为逻辑等逻辑运算的组合式，即逻辑代数式，称为逻辑函数式，我们通常采用函数式，我们通常采用“与或与或”的形式。的形式。比如：比如：ABCCBACBACBACBAF+=逻辑图逻辑图把相应的逻辑关系用逻辑符号把相应

18、的逻辑关系用逻辑符号和连线表示出来。和连线表示出来。&AB&CD 1FF=AB+CD逻辑状态表逻辑状态表ABCF01000110000000101000101111011111将输入、输出的所有可能将输入、输出的所有可能状态一一对应地列出状态一一对应地列出n个变量可以有个变量可以有2n个组合，一般个组合，一般按二进制的顺序，输出与输入状态按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。一一对应，列出所有可能的状态。注意注意！ACBF00001000101110011010111100001111ABC BACCBABCAF=+3.逻辑函数表示形式的转换逻辑函数表示形式的转换（1 1

19、）由真值表转换到与或表达式）由真值表转换到与或表达式第一步：取真值表中函数值为第一步：取真值表中函数值为“1”的各的各项，将变量写成项，将变量写成“与与”的形式；（变量的形式；（变量为为1，取其本身，变量为，取其本身，变量为0，取其反），取其反）第二步：将各项写成第二步：将各项写成“或或”的形式的形式（2 2）由逻辑表达式转换到真值表）由逻辑表达式转换到真值表第一步：把逻辑表达式中变量的各种取值组合有序地添第一步：把逻辑表达式中变量的各种取值组合有序地添入真值表中；（有入真值表中；（有n个变量时，变量的取值组合有个变量时，变量的取值组合有2n个）个）A BF001001110110BABAF第

20、二步：计算出变量的各种取值组第二步：计算出变量的各种取值组合对应的函数值，并添入表中。合对应的函数值，并添入表中。（3 3）逻辑表达式与逻辑图的转换）逻辑表达式与逻辑图的转换前面已经提到，在此不再重复前面已经提到，在此不再重复9.2.3逻辑函数的化简逻辑函数的化简 在实现同一逻辑功能的前提下，逻辑式在实现同一逻辑功能的前提下，逻辑式越简单，则需要门的数量越少，电路越简越简单，则需要门的数量越少，电路越简单。所以逻辑式的化简是分析和设计逻辑单。所以逻辑式的化简是分析和设计逻辑电路必不可少的步骤。电路必不可少的步骤。化简：化简：（1 1）根据逻辑代数的运算法则将逻辑式的）根据逻辑代数的运算法则将逻

21、辑式的项数减少，将每一项中的变量减少。项数减少，将每一项中的变量减少。（2 2）根据要求将逻辑式转换为需要的逻辑）根据要求将逻辑式转换为需要的逻辑运算形式。如：运算形式。如：“与非与非表达式与非与非表达式”。BA用与非门实现用与非门实现BABA=例例1：CBBCBAABF )CBBC(BAAB ）（反演反演CB)AA(BC)CC(BAAB 配项配项CBBCAABCCBACBAAB 被吸收被吸收被吸收被吸收CB)BB(CAAB CBCAAB 1应用逻辑代数运算法则化简应用逻辑代数运算法则化简例例2：ABAC)BC(A)BCB(AABCBA)CC(ABCBAABCCABCBAF 反变量吸收反变量吸

22、收提出提出AB=1提出提出AAB=ACB=C?A+B=A+CB=C?请注意与普通代数的区别！请注意与普通代数的区别！用与非门实现下列逻辑关系，画出逻辑图用与非门实现下列逻辑关系，画出逻辑图F=AB+AC=AB+AC=ABAC&B&CF例例3&A&把逻辑函数的输入、输出关系写成与、或、非把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式，即逻辑代数式，称为逻辑等逻辑运算的组合式，即逻辑代数式，称为逻辑函数式，我们通常采用函数式，我们通常采用“与或与或”的形式。的形式。比如：比如：ABCCBACBACBACBAF 若表达式中的乘积包含了所有变量的原若表达式中的乘积包含了所有变量的原变量或反

23、变量，则这一项称为变量或反变量，则这一项称为最小项最小项，上，上式中每一项都是式中每一项都是最小项最小项。若两个最小项只有一个变量以原、反区别若两个最小项只有一个变量以原、反区别，称它们，称它们逻辑相邻逻辑相邻。2、应用卡诺图化简、应用卡诺图化简（1 1）最小项与逻辑相邻）最小项与逻辑相邻 ABCCBACBACBACBAF 逻辑相邻逻辑相邻CBCBACBA 逻辑相邻的项可以逻辑相邻的项可以合并，消去一个因子合并，消去一个因子（2 2）卡诺图）卡诺图所谓卡诺图，就是和变量的最小项对应的所谓卡诺图，就是和变量的最小项对应的按一定规则排列的方格图，每一小方格填入一按一定规则排列的方格图，每一小方格填

24、入一个最小项。个最小项。n n个输入变量有个输入变量有 2 2n n 个最小项，个最小项，卡诺图也就有卡诺图也就有 2 2n n 个小方格，个小方格，在卡诺图的行和列分别标出变量及其状态在卡诺图的行和列分别标出变量及其状态注意：注意：变量状态的次序是变量状态的次序是0000，0101，1111，1010为了保证卡为了保证卡诺图中的各诺图中的各最小项之间最小项之间逻辑相邻逻辑相邻A B C000001010011100101110111对应的最小项及其编号最小项编 号CBA CBA CBA CBA CBA CBA CBA CBA om1m2m3m4m5m6m7mmo m2m1 m3 0101AB

25、二变量卡诺图AB 0101BA BABA ABBBAAmo m2 m6 m4m1 m3 m7 m500 01 11 1001BCA三变量卡诺图00 01 11 1001 BCACBA CBABCACABCBA CBAABCCABBBAACCC00 01 11 1000011110CDABDCBA CADCBA DCBA DCBA DCBA DCBA DCBA DCBA DCBA DCBA ABCDCDBADCBA DCBA DABCDCBABD四变量卡诺图画法：画法：根据逻辑式或真值表画出卡诺图根据逻辑式或真值表画出卡诺图将逻辑式中的最小项或真值表将逻辑式中的最小项或真值表中取中取“1”1”的

26、最小项用的最小项用“1”1”填填入卡诺图中相应的小方格内。入卡诺图中相应的小方格内。逻辑式原变量为逻辑式原变量为“1”；反变量为；反变量为“0”例例4：用卡诺图表示CBABCACABABCYBCBCA A00011110011111例例5：用卡诺图表示DBDBCBAAYCDCDABAB0001111000011110逻辑表达式不是最小项的形式，逻辑表达式不是最小项的形式，化成最小项后，再画卡诺图化成最小项后，再画卡诺图111111111111111111例例6：BCBCA A00011110011111根据下面的真值表画出卡诺图根据下面的真值表画出卡诺图A B C FA B C F0 0 0

27、00 0 0 00 0 1 00 0 1 00 1 0 00 1 0 00 1 1 10 1 1 11 0 0 01 0 0 01 0 1 11 0 1 11 1 0 11 1 0 11 1 1 11 1 1 1将卡诺图中所有取值为将卡诺图中所有取值为“1”1”的相邻小的相邻小方格圈成矩形或方形，然后合并化简。方格圈成矩形或方形，然后合并化简。（3 3）应用卡诺图化简）应用卡诺图化简化简的原则：化简的原则：方法：方法：将取值为将取值为1的相邻小方格圈成矩形或方形的相邻小方格圈成矩形或方形;所圈小方格的个数为所圈小方格的个数为2n个个相邻是指几何相邻或同行的最左端和最右端，相邻是指几何相邻或同行

28、的最左端和最右端，同列的最上方和最下方同列的最上方和最下方相邻项合并相邻项合并圈的个数应最少，圈内小方格的个数尽可能多，圈的个数应最少，圈内小方格的个数尽可能多，每圈一个新圈时，至少包含一个新项每圈一个新圈时，至少包含一个新项CDCDABAB0001111000011110例例7：1111111111F=F=DBABBD例例8：BCBCA A00011110011111根据下面的真值表画出卡诺图并化简根据下面的真值表画出卡诺图并化简A B C FA B C F0 0 0 00 0 0 00 0 1 00 0 1 00 1 0 10 1 0 10 1 1 10 1 1 11 0 0 01 0 0

29、 01 0 1 11 0 1 11 1 0 01 1 0 01 1 1 11 1 1 1F=F=BAAC例例8：用卡诺图化简CBABCACABABCYBCBCA A00011110011111Y=Y=CABC例例9：用卡诺图化简DBDBCBAAYCDCDABAB0001111000011110111111111111111111Y=Y=ADB逻辑门电路逻辑门电路门电路是用以实现逻辑关系的电子电路。门电路是用以实现逻辑关系的电子电路。门电路主要有：门电路主要有：与门与门、或门或门、非门非门、与非门与非门、或非门或非门、异或门异或门等。等。在数字电路在数字电路中，一般用高电中，一般用高电平代表平代

30、表1、低电平、低电平平代表平代表0，即所谓，即所谓的的正逻辑系统正逻辑系统。100V只要能判断高低只要能判断高低电平即可电平即可只要能判断高低只要能判断高低电平即可电平即可9.3逻辑门电路逻辑门电路9.3.1分立元件门电路分立元件门电路二极管与门二极管与门FVD1VD2AB+12V&ABF二极管或门二极管或门FVD1VD2AB-12V 1ABFR1VDR2AF+12V +3V三极管非门三极管非门AF1R1VDR2F+12V +3V三极管非门三极管非门VD1VD2AB+12V二极管与门二极管与门与非门与非门&ABF1 1）体积大、工作不可靠。）体积大、工作不可靠。2 2）需要不同电源。）需要不同

31、电源。3 3）各种门的输入、输出电平不匹配。）各种门的输入、输出电平不匹配。集成门电路集成门电路与分离元件电路相比，集成电路具有与分离元件电路相比，集成电路具有体积小体积小、可靠性高可靠性高、速度快速度快的特点，而且输入、输出电平匹的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可配，所以早已广泛采用。根据电路内部的结构，可分为分为DTL、TTL、HTL、CMOS管管集成门电路。集成门电路。TTL与非门的外形与非门的外形1234561413121110987&1.TTL门电路门电路双列直插式双列直插式74LS009.3.2集成逻辑门电路集成逻辑门电路1）电压传输特性）电压

32、传输特性TTL与非门的特性和技术参数与非门的特性和技术参数测试电路测试电路&+5Vuiu0u0(V)ui(V)123UOH(3.6V)UOL(0.3V)传输特性曲线传输特性曲线u0(V)ui(V)123UOH“1”UOL(0.3V)阈值阈值UT=1.4V理想的传输特性理想的传输特性输出高电平输出高电平输出低电平输出低电平（1）输出高电平）输出高电平UOH、输出低电平、输出低电平UOLUOH 2.4VUOL 0.4V便认为合格。便认为合格。典型值典型值UOH=3.6VUOL=0.3V2 2）主要参数）主要参数UOH(3.6V)(0.3V)UOL（2）输入高电平）输入高电平UIH、输入低电平输入低

33、电平UILu0(V)ui(V)123UILUIHUoffUon典型值典型值UIH=3.6VUIL 0.3V开门电平开门电平Uon=UIH（min）关门电平关门电平Uoff=UIL（max） 典型值典型值U Uonon=1.8V=1.8V U Uoffoff =0.=0.8V8V （3）阈值电压）阈值电压UTuiUT时，认为时，认为ui是高电平。是高电平。UT=1.4Vu0(V)ui(V)123UOHUOL阈值阈值UT=1.4V（4）抗干扰容限（噪声容限）抗干扰容限（噪声容限）低电平噪声容限：低电平噪声容限：UNL=Uoff-UIL高电平噪声容限：高电平噪声容限：UNH=UIH-Uonu0(V)

34、ui(V)123UOH(3.4V)(0.3V)UOLUILUIHUoffUonUNLUNH（5）扇出系数）扇出系数&？前后级之间电流的联系前后级之间电流的联系门电路输出驱动同类门的个数门电路输出驱动同类门的个数（6）平均传输时间）平均传输时间tuiotuoo50%50%tpd1tpd2平均传输时间平均传输时间)tt (21t2pd1pdpd 1、悬空的输入端相当于接高电平。、悬空的输入端相当于接高电平。2、为了防止干扰，可将悬空的输入、为了防止干扰，可将悬空的输入端接高电平。端接高电平。注意注意！2.MOS门电路门电路MOS反相器反相器0UDSIDuiuoUCCR负载线负载线ui=“1”ui=

35、“0”uo=“0”uo=“1”uiuoUDDuiuoUDD实际结构实际结构等效结构等效结构负载管负载管驱动管驱动管CMOS反相器反相器UDDSVT2DVT1AFNMOS管管PMOS管管CMOS电路电路UDDSVT2DVT1AFA=0截止截止导通导通F=“”工作原理：工作原理：UDDSVT2DVT1AFA=导通导通截止截止F=“”工作原理：工作原理：VTN1UDDSDVTP2VTP1VTN2ABFA=0B=0截止截止导通导通F=1CMOS与非门与非门VTN1UDDSDVTP2VTP1VTN2ABFA=0B=1截止截止导通导通F=1VTN1UDDSDVTP2VTP1VTN2ABFA=1B=0截止截

36、止导通导通F=1VTN1UDDSDVTP2VTP1VTN2ABFA=1B=1导通导通F=0截止截止ABF001110011011BAFCMOS电路电路的优点：的优点：、静态功耗小。、静态功耗小。、允许电源电压范围宽（、允许电源电压范围宽（3 18V）。）。3、扇出系数大，抗噪容限大。、扇出系数大，抗噪容限大。符号符号低电平起作用低电平起作用&ABFENE输出高阻输出高阻ABF 功能表功能表E=1E=03.三态输出与非门三态输出与非门符号符号输出高阻输出高阻1E 0E ABF 功能表功能表高电平起作用高电平起作用&ABFENE三态门主要作为三态门主要作为TTL电路与电路与总线总线间的间的接接口电

37、路口电路用途用途：E1、E2、E3分时接入高分时接入高电平电平E1E2E3公用总线公用总线&ABEN&ABEN&ABEN9.3.3对集成门电路输入、输出端的处理对集成门电路输入、输出端的处理1、多余输入端的处理：、多余输入端的处理：TTL：悬空（易引入干扰）悬空（易引入干扰）直接接直接接+UCC通过合适电阻接通过合适电阻接+UCCCMOS：直接接直接接+UDD不许悬空！不许悬空！2、输出端的连接：、输出端的连接：（三态门、（三态门、OC门除外）门除外）输出端不能并联！输出端不能并联！输出端不能接地！输出端不能接地！输出端不能直接接电源！输出端不能直接接电源！3、输入电压范围：、输入电压范围：u

38、iUCC（UDD）+0.5V-0.5V4、供电电源的选用：、供电电源的选用：TTL：UCC=55.5V对电源要求高对电源要求高CMOS：UDD=318V对电源适应范围宽对电源适应范围宽概述概述逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路当前的输出仅取决当前的输出仅取决于当前的输入于当前的输入除与当前输入有关除与当前输入有关外还与原状态有关外还与原状态有关9.4组合逻辑电路的分析与设计组合逻辑电路的分析与设计3、列出输入输出状态表并得出结论。、列出输入输出状态表并得出结论。9.4.1组合逻辑电路分析组合逻辑电路分析 分析步骤：分析步骤：电路电路结构结构输入输出之间的输入输出之

39、间的逻辑关系逻辑关系1、由给定的逻辑图写出逻辑关系表达式。、由给定的逻辑图写出逻辑关系表达式。4、根据输入输出状态表判断逻辑功能。、根据输入输出状态表判断逻辑功能。2、运用逻辑代数对逻辑式进行化简或变换。、运用逻辑代数对逻辑式进行化简或变换。例例10：分析下图的逻辑功能：分析下图的逻辑功能。 ABABBA BABA BABAF BABABABA &ABF11ABF001010100111状态表状态表相同为相同为“1”不同为不同为“0”同或门同或门=1BAF BABAF BABABABA 例例11：分析下图的逻辑功能。：分析下图的逻辑功能。 &ABFBA ABA BBA BBAABAF BBAA

40、BA BBAABA ）（）（BABA ABF000011101110状态表状态表相同为相同为“0”不同为不同为“1”异或门异或门=1BAF BABA F例例12：分析下图的逻辑功能。：分析下图的逻辑功能。 &2&3&4AMB1F=101被封锁被封锁11&2&3&4AMB1F=010被封锁被封锁1选通电路选通电路9.4.2组合逻辑电路设计组合逻辑电路设计任务任务要求要求最简单的最简单的逻辑电路逻辑电路1、指定实际问题的逻辑含义，列出逻辑状态表。、指定实际问题的逻辑含义，列出逻辑状态表。分析步骤：分析步骤：2、根据状态表，写出逻辑式。、根据状态表，写出逻辑式。3、用逻辑代数对逻辑式进行化简或变换。

41、、用逻辑代数对逻辑式进行化简或变换。4、根据化简、变换后的逻辑式画出逻辑图。、根据化简、变换后的逻辑式画出逻辑图。例例13：设计三人表决电路（：设计三人表决电路（A、B、C）。每）。每人一个按键，如果同意则按下，不同意则不人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。亮，否则不亮。1)、首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三个按键三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输出是。输出是F，多数赞成时是，多数赞成时是“1”，否则是，否则是“0”。2)、根据题意列

42、出逻辑状态表。、根据题意列出逻辑状态表。逻辑状态表逻辑状态表ACBF000010001011100110101111000011113)根据状态表，写出逻辑式。根据状态表，写出逻辑式。（1）取结果为）取结果为“1”的项，将输入变的项，将输入变量写成量写成“与与”的形式；（变量为的形式；（变量为1，取原变量，变量为取原变量，变量为0，取反变量），取反变量）ABC BACCBABCAF=+4)、化简逻辑式。、化简逻辑式。（2）将各项写成）将各项写成“或或”的形的形式式ABC BACCBABCAF=+BCA+BCA+ABC BACCBA+BCA+=ABC+CBABCA+BCA+BCABAC+=+AB

43、C+)(A+BAC+)(BACB+)(C=BC+ACABCABCABF BCBCA A00011110011111ABC BACCBABCAF=+用卡诺图化简：用卡诺图化简：F=F=ACABBC5)、根据逻辑表达式画出逻辑图。、根据逻辑表达式画出逻辑图。CABCABF & 1&AB BCFCABCAB CABCAB &ABCFCABCABF 若用与非门实现若用与非门实现设计一个二进制设计一个二进制加法器加法器11011001+如：如：A=1101,B=1001,计算计算A+B011010011进位信号进位信号和和二进制加法运算的基本规则二进制加法运算的基本规则：（2）最低位是两个最低位数的叠加

44、，不需考虑进位。）最低位是两个最低位数的叠加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和）其余各位都是三个数相加，包括加数、被加数和低位来的进位信号。低位来的进位信号。（4）任何位相加都产生两个结果：本位和、向高位的）任何位相加都产生两个结果：本位和、向高位的进位信号。进位信号。（1）逢二进一。）逢二进一。例例14：一、半加器的设计一、半加器的设计：0+0=00+1=11+0=11+1=10两个两个1 1位二进制数相加，有位二进制数相加，有4 4种情况；种情况；任务要求任务要求：实现实现不考虑低位进位不考虑低位进位时的时的两个一位二进制数相加。两个一位二进制数相加。（1）确

45、定输入、输出变量）确定输入、输出变量输入变量输入变量：A-加数；加数；B-被加数；被加数；输出变量输出变量：S-本位和；本位和；C-进位。进位。ABCS0000010110011110逻辑状态表逻辑状态表（2 2）列逻辑状态表）列逻辑状态表ABCS0000010110011110逻辑状态表逻辑状态表BABABAS ABC （3 3）写逻辑表达式）写逻辑表达式用异或门构成用异或门构成逻辑符号逻辑符号=1&ABSCABCS CO用与非门实现用与非门实现画出逻辑图画出逻辑图由逻辑式知，需七个门由逻辑式知，需七个门BABABABABABASABC&AB&SC化简后，可得化简后，可得S&AB&CBABA

46、ABS （2）全加器）全加器输入：输入：Ai-加数；加数；Bi-被加数；被加数；Ci-1-低位的进位；低位的进位；输出：输出：Si-本位和；本位和；Ci-进位。进位。AiBiCi-1SiCi0000000110010100110110010101011100111111逻辑状态表逻辑状态表1iiiii1iiiiii)CBAB(C)BAB(AS Aii1iiiiiBA)CBABA(C 半加和半加和所以：所以：iiiiiiBABABAs iiiiBABAs 1iii1i1iiC)B(Ac scsS ii1iiiii1iiBA)CB(AbascC 1iiiii1iiiiii)CBAB(C)BAB(A

47、S Aii1iiiiiBA)CBABA(C 全加器逻辑图全加器逻辑图逻辑符号逻辑符号Si 1AiBiCi-1CiCS CO COAiBiCi-1sici CICO1iii1i1iiC)B(Ac scsS ii1iiiii1iiBA)CB(AbascC A1B1Ci-1s1c1 CICOA0B0Ci-1s0c0 CICOA11B10101应用举例：构成两位串行进位全加器。应用举例：构成两位串行进位全加器。“1”“0”“1”“0”“0”“1”“1”“0”“1”思考思考构成四位串行二进制加法器。构成四位串行二进制加法器。四位二进制超前进位全加器四位二进制超前进位全加器74LS283“0”“1”“1”

48、“1”“1”“0”1674LS2833A44B3A3UccGND“1” “1”B4C412B2A2B1A1C0A=1101B=1001“0” “0”“1”“0” “1”补充：补充：用与非门设计一个用与非门设计一个4 4线、线、2 2线编码器线编码器列编码表、逻辑式、逻辑图列编码表、逻辑式、逻辑图9.5常用组合逻辑模块常用组合逻辑模块9.5.1编码器编码器编码编码：赋予选定的一系列二进制代码以固定的含义。：赋予选定的一系列二进制代码以固定的含义。编码器编码器：实现编码功能的逻辑电路：实现编码功能的逻辑电路数值数值文字符号文字符号二进制代码二进制代码编码编码为了表示字符为了表示字符数字系统的信息数

49、字系统的信息1.二进制编码器二进制编码器将一系列信号状态编制成二进制代码。将一系列信号状态编制成二进制代码。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不同的种不同的组合，可以表示组合，可以表示2n个信号。个信号。输入：输入：N个信号个信号输出：输出：n位二进制代码位二进制代码2n N用与非门组成用与非门组成三位二进制编码器三位二进制编码器-八线八线-三线编码器三线编码器输入：输入：I0 I7八个信号八个信号输出：输出：F2、F1、F0三位二进制数三位二进制数因为：因为：23=81、列出状态表（编码表）、列出状态表（编码表）2、写出逻辑表达式并进行化简和变换、写出逻辑表达

50、式并进行化简和变换3、根据化简和变换后的逻辑式画出逻辑图、根据化简和变换后的逻辑式画出逻辑图例例15：I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111编码表编码表753175310IIIIIIIIY76542IIIIY76321IIIIY&Y2&Y1&Y01I11I61I21I31I41I51I7I1I2I3I4I5I6I7八八- -三线编码器三线编码器75310IIIIY76542IIIIY76321IIIIY8-3线优先

51、编码器线优先编码器当待编码的几个信号同时为当待编码的几个信号同时为1时，应按照事先编时，应按照事先编排好的优先顺序输出。具有此种功能的编码器为排好的优先顺序输出。具有此种功能的编码器为优优先编码器先编码器。74LS148为为8-3线优先编码器线优先编码器输出信号输出信号输入信号输入信号74LS148引线排列图引线排列图14 13 12 11109812345671615UCCYSYEXI1I2I3I0I7I6I5I4Y2Y1GNDY0S （ (E ）74LS148输入信号输入信号输出信号输出信号控制端控制端(使能输入端使能输入端)优先扩展输出端优先扩展输出端选通端选通端输入输出输入输出都是反变

52、都是反变量量有信号时有信号时，输入为，输入为0，输出，输出的反变量的反变量组成反码组成反码74LS148编码器状态表编码器状态表输输入入输输出出S（E）I0I1I2I3I4I5I7I6Y1Y2Y0YEXYs01111111 0111111 011111 01111 0111 011 01 011111111 111011100110101100010110101001001010000111110111110000000001在在BCD码中，十进制数码中，十进制数(N)D与二进制编码与二进制编码(K3K2K1K0)B的关系可以表示为：的关系可以表示为：(N)D=23K3+22K2+21K1+2

53、0K08421在在BCD码中，用四位二进制数表示码中，用四位二进制数表示09十十个数码。个数码。亦称亦称8421码码2.二二-十进制编码器十进制编码器00000001001000110110011110001001010101008421码码十进制数十进制数0123456789将十个状态（对应于十进制的十个代码）编将十个状态（对应于十进制的十个代码）编制成制成BCD码。码。十个输入十个输入需要几位输出？需要几位输出？四位四位输入：输入：I0 I9输出：输出：Y0 Y3列出状态表如下：列出状态表如下：十十-四线编码器四线编码器二二-十进制编码器十进制编码器编码表编码表0 输入Y3Y2Y1Y0I0

54、0000I10001I20010I30011I40100I50101I60110I70111I81000I91001逻辑图略逻辑图略76542IIIIY98983IIIIY 76321IIIIY975310IIIIIY9.5.2译码器译码器1.二进制译码器二进制译码器将输入的一组将输入的一组n位二进制码译成位二进制码译成2n种电路状种电路状态。也叫态。也叫n-2n线译码器。线译码器。译码器的输入：译码器的输入：n位二进制代码位二进制代码译码器的输出：译码器的输出：2n个高低电平信号个高低电平信号编码的逆过程，即将某二进制代码翻编码的逆过程，即将某二进制代码翻译成电路的某种状态。译成电路的某种状

55、态。译码译码双双2-4线译码器线译码器74LS1392-4线译码器线译码器74LS139的内部线路的内部线路输入输入控制端控制端输出输出&1Y0Y2Y3YA1A0S1111174LS139的功能表的功能表A1A01XX11110000111001101101011010111110S0Y1Y2Y3Y“”表示低电平有效。表示低电平有效。S1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2ccUGND3Y22Y21Y20Y21A20A2S274LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器利用线译码器分时将

56、采样数据送入计算机。利用线译码器分时将采样数据送入计算机。0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线000全为全为1工作原理工作原理：（以：（以A0A1=00为例）为例）数据数据0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线脱离总线脱离总线3-8线译码器线译码器74LS138基本功能：基本功能：注意：输出低电平有效注意：输出低电平有效扩展功能：扩展功能：利用控制端利用控制端S1、S2、S3实现级联功能实现级联功能当当A2A1A0

57、=000时，时，Y0=0，其它为，其它为1当当A2A1A0=001时，时，Y1=0，其它为，其它为1当当A2A1A0=010时，时，Y2=0，其它为，其它为1当当A2A1A0=111时，时，Y7=0，其它为，其它为1.74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0由逻辑式得真值表由逻辑式得真值表 S1S2+S3A2 A1 A0 Y0Y1Y2Y3Y4Y5Y6Y70 1 1 1 1 11111 1 1 1 1 1111100000 1 1 1 1111100011 0 1 1 1111100101 1 0 1 1111100111 1 1 0 1111101001 1 1

58、1 0111101011 1 1 1 1011101101 1 1 1 1101101111 1 1 1 11101&S1S2S3S其中其中)(321321SSSSSSS（当（当S=1时）时）00120mAAAY10121mAAAY70127mAAAY.m0m7为为A2A1A0的的8个最小项个最小项功能分析：功能分析：74LS138是最小项非的译码是最小项非的译码译码器的扩展译码器的扩展74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y074LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0A3A2A1A0A3A2A1A0=00000111A3A2A1A0=1

59、0001111Y7Y6Y5Y4Y3Y2Y1Y0Y15Y14Y13Y12Y11Y10Y9Y81利用中规模组件设计组合电路利用中规模组件设计组合电路中规模组件都是为了实现专门的逻中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。可以实现一般的逻辑功能。用中规模组件设计逻辑电路，可以减用中规模组件设计逻辑电路，可以减少连线、提高可靠性。少连线、提高可靠性。下面介绍用译码器设计组合逻辑电路下面介绍用译码器设计组合逻辑电路的方法。的方法。用中规模集成模块译码器实现组合逻辑功能用中规模集成模块译码器实现组合逻辑功能有有n个地址输入端的

60、译码器，有个地址输入端的译码器，有2n个信号输出端。即每一个信号输出端。即每一个信号输出端与个信号输出端与n个输入变量的每一个最小项一一对应个输入变量的每一个最小项一一对应1、确定逻辑表达式中的各个最小项（或者是、确定逻辑表达式中的各个最小项（或者是逻辑状态表中结果为逻辑状态表中结果为1的各个最小项）。的各个最小项）。步骤：步骤：2、先将输入变量接在地址输入端，再把与上、先将输入变量接在地址输入端，再把与上步中确定的最小项对应的译码器的输出端适步中确定的最小项对应的译码器的输出端适当连接，就可以实现组合逻辑功能。当连接，就可以实现组合逻辑功能。最小项中的原变量为最小项中的原变量为“1”1”，反