总复习湘潭大学期末复习数字电路

1、数字电子技术基础李旭军材料与光电物理学院Email：电话字电子技术的特点和内容 课程特点课程特点：数字电路是一门技术基础课程，：数字电路是一门技术基础课程，它是学习微机原理、接口技术等计算机专它是学习微机原理、接口技术等计算机专业课程的基础。既有丰富的理论体系，又业课程的基础。既有丰富的理论体系，又有很强的实践性。有很强的实践性。 数字电路内容数字电路内容：基础内容；组合逻辑：基础内容；组合逻辑电路；时序逻辑电路；其他内容。电路；时序逻辑电路；其他内容。数字电子技术的学习重点学习重点学习重点：在具体的数字电路与分析和设：在具体的数字电路与分析和设计方法之间，以分析和设

2、计方法为主；计方法之间，以分析和设计方法为主；在具体的设计步骤与所依据的概念和原理在具体的设计步骤与所依据的概念和原理之间，以概念和原理为主；在集成电路之间，以概念和原理为主；在集成电路的内部工作原理和外部特性之间，以外部的内部工作原理和外部特性之间，以外部特性为主。特性为主。考试要求内容：内容：基本概念40，组合逻辑电路原理分析、设计20,时序逻辑电路分析、设计20，门电路和脉冲波形电路的计算与设计20%，触发器波形10%。题型题型：选择题20，填空10，电路原理与分析、设计、应用70本次七大题：填空(10)；选择(20)；6道电路分析设计题（60）；1道触发器波形（10）一、基础知识1、数

3、制2、码制3、逻辑代数基础4、门电路5、触发器x进制数的多项式展开(N)x= kn-1xn-1+kn-2xn-2+.+k0 x0+k-1x-1+k-2x -2+.+k-mx-m 整数部分整数部分 小数部分小数部分整数部分除以整数部分除以X: (kn-1xn-1+kn-2xn-2+. +k1x1 +k0 x0 ) /x =(kn-1xn-2+kn-2xn-3+.+k1x0 ) . k0 第一次商第一次商 余数余数 第一次第一次商商/ x =(kn-1xn-3+kn-2xn-4+.+k2x0 ) . k1 第二次商第二次商 余数余数小数部分乘以小数部分乘以X: (k-1x-1+k-2x-2+.+k

4、-mx-m ) x = k-1+ ( k-2x-1+.+k-mx-m+1 ) 整数整数 第一次小数第一次小数第一次第一次小数小数X = k-2+ ( k-3x-1+.+k-mx-m+2 ) 整数整数 小数小数1、数制例 (11.001)2 X=2整数部分k1=1,k0=1,小数部分k0=0,k1=0,k2=1(11.001)10 X=10整数部分k1=1,k0=1,小数部分k0=0,k1=0,k2=1(8F.FF)16X=16整数部分k1=8,k0=15,小数部分k0=15,k1=15不同数制之间的转换不同数制之间的转换十进制转换成二进制的方法：整数部分除以2，取余数，读数顺序从下往上；小数部

5、分乘以2，取整数，读数顺序从上至下。例如：001.1101125127.210二进制算术运算 二进制算术运算的特点 “逢二进一”，有加、减、乘、除等算法两个特点是：1.乘法运算可以通过“被乘数（或0)左移1位”和“被乘数（或0）与部分积相加”两种操作完成。2.除法运算可以通过“除数右移1位”和“从被除数或余数中减去除数”两种操作完成。注：“移位”和“相加”2、码制用0和1组合表示信息的编码形式编码位数n和信息量N的关系：N2n一、无符号数的自然二进制代码 n位码表示的数值范围：02n-1编码形式与二进制数完全相同，每位数码有位权的数值意义（有权码）,但每组代码的位数确定 。例：8位自然二进制码

6、（表示的数值范围为0255）码:00000000,00000101,01111111,10000000,11111111,数值: 0 , 5 , 127 , 128 , 255反码、补码和补码运算n位二进制数值码（真值）加一位符号位构成机器数。常用的带符号二进制代码：原码（True Form）X原反码（Ones Complement）X反补码（Twos Complement）X补最高位为符号位：“0”表示正数，“1”表示负数。正数的三种代码相同，都是数值码最高位加符号位“0”。即X0时,真值与码值相等,且:X=X原= X反= X补例：4位二进制数X=1101和Y=0.1101X原= X反= X

7、补= 01101, Y原= Y反= Y补= 0.11011、负数的二进制原码X原。原码表示方式： n位数值码加最高位符号位“1”。负整数的n+1位二进制原码值与真值X的关系： X原 = 2n - X = 2n + X ，- 2n X 0例: 4位二进制整数 X = -1101, X原= 11101 负小数的原码值与真值X的关系： X原 = 1- X = 1 + X ，- 1X 0 +0原 = 0.0000 , -0原 =1.0000例: 4位二进制小数 Y= - 0.1101, X原= 1.1101负数的二进制补码负数的二进制补码X补补负整数补码表示方式：（反码加负整数补码表示方式：（反码加1

8、 1） n n位数值码各位取反加位数值码各位取反加1 1再加最高位符号位再加最高位符号位“1 1”。n+1n+1位二进制补码值与真值位二进制补码值与真值X的关系：的关系： X补补 = = 2n+1 +X ，- - 2n X X 0 0例例: 4: 4位二进制整数位二进制整数 X = -1101, XX = -1101, X反反= 10010,X= 10010,X补补= = 10011100118421码码 余余3码码 2421码码 5421码码 余余3循环码循环码编码0123456789十进种类制数几种常见的几种常见的BCD码码二十进制码（二十进制码（BCDBCD码）码）用用4 4位二进制数位

9、二进制数b3b2b1b0b3b2b1b0来表示十进制数中的来表示十进制数中的 0 9 0 9 十个数码。十个数码。简称简称BCDBCD码。有多种编码方式。码。有多种编码方式。常用的BCD码有：8421码、余3码、 2421码、 5211码 、余3循环码等等，如表所示： 逻辑代数 逻辑代数逻辑代数是英国数学家乔治.布尔（Geroge.Boole）于1847年首先进行系统论述的，也称布尔代数；由于被用在开关电路的分析和设计上，所以又称开关代数。 逻辑代数中的变量称为逻辑变量逻辑变量，用大写字母表示。逻辑变量的取值只有两种，即逻辑0和逻辑1。0 和 1并不表示数值的大小，而是表示两种对立的逻辑状态。

10、 逻辑运算逻辑运算：两个表示不同逻辑状态的二进制数码之间按照某种因果关系进行的运算。 功能描述方法有：1）真值表真值表：即将自变量和因变量（输入变量和输出变量）的所有组合对应的值全部列出来形成的表格。2）逻辑符号逻辑符号：用规定的图形符号来表示。与、或、非的真值表表2-1与的真值表表 表2-2 或的真值表表 表2-3非的真值表 与、或、非的逻辑运算符号与： “ ” 或者省略。如：Z=AB或者Z=AB；或 ：“+” 。如： Z=A+B；非：变量上方的“”表示。如：z=A 。与、或、非的逻辑符号图2-2 与、或、非的逻辑符号 或非的逻辑符号 与或非的逻辑符号 异或的逻辑符号 同或的逻辑符号1. 1

11、818个基本公式个基本公式变量和常量之间的运算规则变量和常量之间的运算规则: :重叠律：重叠律：互补律：互补律：交换律：交换律：结合律：结合律：分配律：分配律：反演律：反演律：还原律：还原律：求反运算：求反运算：AAAAAA011100AAAAAA10AAAAABBAABBACBACBACBACBA CABACBAACABCBABABABAAB )()(AA 0110代入定理：在任何一个含有变量A的逻辑等式中，若以一函数式取代该等式中所有A的位置，该等式仍然成立。反演定理：在一个逻辑式 中,若将其中所有的“+”变成“”，“”变成“+”，“ 0”变成“1”， “1”变成“0”，原变量变成反变量，

12、反变量变成原变量，所得函数式即为原函数式的反逻辑式，记作： 。注意：a）运算的优先顺序。b）不是单个变量上的非号应保留不变。YY逻辑代数的基本定理例1-1 试用反演定理求函数式 的反逻辑式。解：对偶式对偶式：在一个逻辑式Y中,若将其中所有的“+”变成“”，“”变成“+”，“ 0”变成“1”， “1”变成“0”，所得函数式即为原函数式的对偶式，记作： 。对偶定理对偶定理：若两个函数式相等，那么它们的对偶式也相等。 例1- 2 试求函数式 的对偶式。解： EDCBAYEDCBAYDY EDCBAYDEDCBAY（1）最小项和的形式最小项：设m为包含n个因子的乘积项，且这n个因子以原变量形式或者反变

13、量形式在m中出现且只出现一次，称m为n变量的一个最小项。n变量共有个 最小项。最小项的编号规则：使最小项m值为1 的输入变量取值所对应的十进制数既为该最小项的编号，记作 。 2nmi 逻辑函数形式的变换 在电子器件组成实际的逻辑电路时，由于选用不同逻辑功能类型的器件，还必须将逻辑函数式变换成相应的形式。 逻辑函数式的八种类型与-或式、与非-与非式、或-与非式、或非-或式、与或非式、与非-与式、或-与式、或非-或非式。与或式 与非-与非式：将与或式两次求反，并用一次德摩根定理即可。逻辑函数的化简逻辑函数的化简化简要求化简要求 要求1、逻辑表达式最简 (器件最少,速度最快) 要求2、逻辑运算关系统

14、一(器件型号统一)化简目标: 最简与或表达式 乘积项最少且乘积项中变量因子最少。公式化简法 逻辑函数的公式化简法：逻辑函数的公式化简法：是指熟练运用所学基本公式和常用公式，将一个函数式化成最简形式。 与或式最简形式的标准是：与或式最简形式的标准是：该与或式中包含的乘积项的个数不能再减少，且每个乘积项所包含的因子数也不能再减少。 化简逻辑函数目的：化简逻辑函数目的：消去多余的乘积项和每个乘积项多余的因子，以得到逻辑函数的最简形式。 常用公式化简法：常用公式化简法：并项法、吸收法、消因子法、消项法、配项法。 并项法:吸收法： 消因子法:消项法:配项法AABAABAABBABAACAABBCCAAB

15、CAABBCDCAABAAA1 AA将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得到的图形叫做n变量的卡诺图（Karnaugh Map）。1.卡诺图的构成A B0 00 11 01 1 m0 m1 m2 m3ABAB1010 m0 m1 m2 m3 miABAB1010 0 1 2 3二二变变量量K K图图 建立多于二变量的卡诺图，则每增加一个逻辑变量就以原卡诺图的右边线（或底线）为对称轴作一对称图形，对称轴左面（或上面）原数字前增加一个0，对称轴右面（或下面）原数字前增加一个1。逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法BAABA BA

16、B卡诺图是上下，左右闭合的图形卡诺图是上下，左右闭合的图形。ABC0100011110 m0 m1 m2 m3 m4 m5 m6 m7000111100001 11 1001 2 34 5 6 7 12 13 14 15 8 9 10 11ABCDABC0100011110 0 1 2 3 456 7几何相邻几何相邻：一是相接，即紧挨着；一是相接，即紧挨着；二是相对，即任意一行或一列的两端；二是相对，即任意一行或一列的两端；三是相重，即对折起来位置重合。三是相重，即对折起来位置重合。三三变变量量K K图图四四变变量量K K图图2.2.卡诺图描述逻辑函数卡诺图描述逻辑函数 给出真值表给出真值表

17、将真值表的每一行的取值填入卡诺图即可。填入将真值表的每一行的取值填入卡诺图即可。填入Y Y1 1的的项即可。项即可。 A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010101例：例：ABC0100011110 0 0 0 1 010 1ABC0100011110 1 1 1 给出逻辑函数的最小项之和式标准与或式给出逻辑函数的最小项之和式标准与或式将逻辑函数的将逻辑函数的最小项最小项在卡诺图上相应的方格中在卡诺图上相应的方格中填填1 1；其余的方格填其余的方格填0(0(或不填或不填) )。 任何一个逻辑函数都等于其卡诺图上填任何一个逻辑函数都等

18、于其卡诺图上填1 1的那些最小项之和。的那些最小项之和。 ),(),(76211mCBAY ),(),(151210974202mDCBAY例：用卡诺图分别描述下列逻辑函数例：用卡诺图分别描述下列逻辑函数ABC0100011110 1 1 1 1000111100001 11 101 1 1 1 1 1 1 1 ABCD解：解： 给出逻辑函数一般与或式给出逻辑函数一般与或式确定使每个确定使每个与项为与项为1 1的所有输入变量取值，并在卡诺图上对的所有输入变量取值，并在卡诺图上对 应方格应方格填填1 1；其余的方格填其余的方格填0(0(或不填或不填) )。也可化为也可化为标准与或式标准与或式，再

19、填入，再填入。 CBACBA),(Y1例：用卡诺图分别描述下列逻辑函数例：用卡诺图分别描述下列逻辑函数ABC0100011110 1 111 1解：解：A A：当：当ABCABC=1=1( (表示可以为表示可以为0 0，也可，也可以为以为1)1)时该与项为时该与项为1 1，在卡诺图上对应四，在卡诺图上对应四个方格个方格(m(m4 4，m m5 5，m m6 6，m m7 7) )处填处填1 1。 )7 , 6 , 5 , 4 , 2( )()(Y1mCBAACCBBACBACB ：当当ABCABC= =1010时该与项为时该与项为1 1，在卡诺，在卡诺图上对应两个方格图上对应两个方格(m(m2

20、 2，m m6 6) )处填处填1 1。 给出逻辑函数的最大项之积式标准或与式给出逻辑函数的最大项之积式标准或与式将逻辑函数的将逻辑函数的最大项最大项在卡诺图上相应的方格中在卡诺图上相应的方格中填填0 0（或不填）（或不填）；其余的方格填其余的方格填1 1。 任何一个逻辑函数都等于其卡诺图上填任何一个逻辑函数都等于其卡诺图上填1 1的那些最大项之积的那些最大项之积。 ),(),(520MCBAY例：用卡诺图描述逻辑函数例：用卡诺图描述逻辑函数ABC0100011110 0 1 0 1 101 1解解： 给出逻辑函数一般或与式给出逻辑函数一般或与式确定使每个确定使每个或项为或项为0 0的所有输入

21、变量取值，并在卡诺图上对的所有输入变量取值，并在卡诺图上对 应方格应方格填填0 0；其余的方格填其余的方格填1 1。也可化为也可化为标准或与式标准或与式，再填入。，再填入。 )(),(YCBACBA例：用卡诺图分别描述逻辑函数例：用卡诺图分别描述逻辑函数ABC0100011110 0 0 0 0 101 1解解：A A：当：当ABCABC=0=0( (表示可以为表示可以为0 0，也可，也可以为以为1)1)时该或项为时该或项为0 0，在卡诺图上对应四，在卡诺图上对应四个方格个方格(m(m0 0，m m1 1，m m2 2，m m3 3) )处填处填0 0。 )5 , 3 , 2 , 1 , 0(

22、)7 , 6 , 4()(YMmCBA ：当当ABCABC= =0101时该与项为时该与项为0 0，在卡，在卡诺图上对应两个方格诺图上对应两个方格(m(m1 1，m m5 5) )处填处填0 0。)B(C用卡诺图化简逻辑函数卡诺图化简步骤：1)将函数化为最小项之和的形式；2）画出表示该逻辑函数的卡诺图；3）找出可以合并的最小项；4）选取化简后的乘积项，选择原则选择原则为：a)应包含该逻辑函数的全部最小项。b)所选择的可合并的最小项矩形组数目应尽可能少。c)所选择的可合并的最小项矩形组应包含尽可能多的最小项。具有无关项的逻辑函数的卡诺图化简无关项无关项：约束项和任意项统称为无关项。约束约束：指具

23、体的逻辑问题对输入变量取值所加的限制。约束项约束项：不允许出现的输入变量取值所对应的最小项。例如：一台电动机，有三种工作状态：正转、反转和停止。如果用表示正转，则表示不正转；如果用表示反转，则表示不反转；如果用表示停止，则表示不停止。当A、B、C取值为100、010和001时，分别表示电动机处于正转、反转和停止状态；而当A、B、C取值为000、011、101、110和111对应的最小项即为约束项。约束条件约束条件：可以用全部约束项之和等于0表示。任意项任意项：是指在某些输入变量取值下，函数值是0还是1都不影响电路的逻辑功能，这些输入变量取值所对应的最小项称为任意项。具有无关项的逻辑函数的卡诺图

24、化简步骤是：a) 用卡诺图表示具有无关项的逻辑函数；b) 选择化简后的乘积项。用卡诺图表示具有无关项的逻辑函数的方法是：将函数式中所包含的最小项在卡诺图相应位置处填1，无关项位置处填，其余位置处填0。选择化简后的乘积项的原则：有利于化简的，当作1处理；不利于化简的，当作0处理。4、门电路 在电子电路中，用高低电平分别表示二值逻辑的1和0两种逻辑状态，其原理如下图所示。VISVccVo（a）单开关电路 （b）互补开关电路用来获得高、低电平的基本开关电路R R减少功耗减少功耗逻辑电平 利用二极管的单向导电利用二极管的单向导电性，相当于一个受外加电压性，相当于一个受外加电压极性控制的开关。极性控制的

25、开关。当当u uI I=U=UILIL时，时，D D导通，导通，u uO O=0.7=U=0.7=UOLOL 开关闭合开关闭合 uI 二极管开关电路二极管开关电路 Vcc uo D R 二极管开关特性二极管开关特性假定：假定：U UIHIH=V=VCC CC ，U UILIL=0=0当当u uI I=U=UIHIH时，时，D D截止，截止，u uo o=V=VCCCC=U=UOHOH 开关断开开关断开 N N增强型增强型MOSMOS管的结构管的结构P P型衬底型衬底SiOSiO2 2S SD DG GV VDSDS_ _+ +V VGSGS_ _+ +- - - -导电沟道导电沟道N N增强型

26、增强型MOSMOS管的符号管的符号1.MOS1.MOS管结构和工作原理管结构和工作原理i iD D- - - - - -导电沟道导电沟道i iDSDS=0=0当当V VGSGS=V=VGSGS（thth）时时S SD DG GB B标准符号标准符号S SD DG G简化符号简化符号3.MOS3.MOS管的基本开关电路管的基本开关电路NMOSNMOS管的基本开关电路管的基本开关电路V VCCCCR Rv vo oS Sv vI I输输入入信信号号输输出出信信号号获得高低电平的单开关电路获得高低电平的单开关电路S SthGSGSIVvvDDOHVV当当 时，工作在截止区，时，工作在截止区， ,MO

27、S,MOS管相当于一个断开的开关；管相当于一个断开的开关；当当 时，时，MOSMOS管工作在恒流区，只要到管工作在恒流区，只要到 , ,则则 , MOS, MOS管相当于一个闭合的开关。管相当于一个闭合的开关。thGSGSIVvvONDRR0OLVCMOS反相器的电路结构CMOSCMOS反相器的结构示意图和电路图反相器的结构示意图和电路图互补对称式金属氧化物半导体电路互补对称式金属氧化物半导体电路(CMOS(CMOS电路）电路）（Complementar-Symmetery Metal-Oxide-Semiconductor Circuit)Complementar-Symmetery Met

28、al-Oxide-Semiconductor Circuit) CMOS反相器的基本电路结构形式为图所示的有源负载反相器。其中Tl是P沟道增强型MOS管，T2是N沟道增强型MOS管。N型衬底S1P阱S2G1G2D1D2ViVOVDDA AB BT3T3T1T1T2T2T4T4A AB BV VDDDDT3T3T1T1T4T4T2T2Y YCMOSCMOS或非门（或非门（P P串串N N并）并）CMOSCMOS与非门（与非门（P P并并N N串）串）特点：需外接上拉电阻。特点：需外接上拉电阻。应用：满足输出电平转换、吸收大负载电流应用：满足输出电平转换、吸收大负载电流以及输出端可以并接，实现以及

29、输出端可以并接，实现“线与线与”功能。功能。二、漏极开路的二、漏极开路的CMOSCMOS门电路（门电路（ODOD）)AB(YA AB BY YOD门的应用：实现线与逻辑V VDDDDA AB BY Y2 2C CD DY Y2 2G G2 2G G1 1R RL LY Y线与符号线与符号 上拉电阻RL的计算： 如每个OD门输出管截止时的漏电流为IOH，负载门每个输入端的高电平输入电流为IIH,要求输出高电平不低于VOH,则可得到RL的最大容许值：其中n时并联OD门的数目，m是负载门电路高电平输入电流的数目。保证流过只有一个MOS管门输出， 不超过其最大电流，RL的最小容许值：maxLIHOHO

30、HDDLOHLIHOHDDRmInIVVRVRmInIVminmaxminmaxmaxLLLLILOLOLDDLOLILLOLDDRRRmmCMOSmRImIVVRIImRVV路能够正常工作，应取为了保证线与连接后电相等。和门电路的情况下，为入电流的数目。在负载是负载门电路低电平输 uI/uo uo/uI VDD C TN TP C TG uI/uo uo/uI C C C C0 0、 ，T TN N和和T TP P截止，相当于截止，相当于开关断开开关断开。C C1 1、 ，T TN N和和T TP P导通，相当于导通，相当于开关接通开关接通，u uo ou ui i。1C0C 由于由于T T

31、1 1、T T2 2管的结构形式是对称的，即漏极和源极管的结构形式是对称的，即漏极和源极可互易使用，因而可互易使用，因而CMOSCMOS传输门属于双向器件，它的输入传输门属于双向器件，它的输入端和输出端也可互易使用端和输出端也可互易使用。CMOS传输门四、三态输出的四、三态输出的CMOSCMOS门电路门电路电路的输出有电路的输出有高阻态、高电平和低电平高阻态、高电平和低电平3 3种状态，是一种三态门。种状态，是一种三态门。 时，时，T TP2P2、T TN2N2均均截止，截止，Y Y与地和电源都断开与地和电源都断开了，输出端呈现为高阻态。了，输出端呈现为高阻态。 时，时，T TP2P2、T T

32、N2N2均均导通，导通，T TP1P1、T TN1N1构成反相器。构成反相器。1)(EN0)(ENAY(a) CMOS三态门电路 (b) 逻辑符号 A Y (EN) A (EN) TP2 TP1 Y TN1 TN2 +VDD 三、动态功耗三、动态功耗动态功耗：CMOS反相器从一种稳定的工作状态转变到另一种稳定状态的过程中，将产生的附加功耗。动态功耗分为两部分：PC对负载电容充、放电所消耗的功率；PT由于两个MOS管T1和T2在短时间内同时导通所消耗的瞬时导通功耗。CMOS反相器对负载电容的充、放电电流波形22202,1DDLDDLCoDDLoLpoLNTTToDDpoNcPNfVCTVCPdt

33、vVdCdtdvCidtdvCidtvVidtviTPii因而，而所产生的平均功耗为：和由图知， 瞬时导通电流iT流过T1和T2,瞬时导通功耗PT和电源电压VDD、输入信号的重复频率f以及电路内部参数有关。2DDPDTfVCP CPD是功耗电容，具体数值由器件制造商给出。注意： CPD不是一个实际的电容，而仅仅是用来计算空载瞬时导通功耗的等效参数，而且只有输入信号的上升时间和下降时间小于器件手册中规定的最大值时，参数才有效。CMOS反相器的工作时的全部功耗PTOT等于动态功耗PD和静态功耗PS之和。静态功耗PS随温度的改变而改变，通常时以指定电源电压下的静态漏电流的形式给出。例题例：计算CMO

34、S反相器的总功率PTOT。已知电源电压VDD=5V,静态电源电流IDD=1A,负载电容CL=100pF,功耗电容CPD=20pF。输入信号近似于理想的矩形波，重复频率f=100kHz。解：mWWfVCCPDDPDLD3 . 0510100102010023122mWWVIPDDDDS005. 05106mWPPPSDTOT305. 0 A R1 4kW W T1 T2 T4 T5 R4 R3 1KW W 130W W +Vcc R2 1.6KW W Y D1 D2 输入级输入级中间级中间级输出级输出级TTLTTL非门典型电路非门典型电路 b T1等等效效电电路路 c e AY0110AY推拉式

35、输出级作用：推拉式输出级作用：降低功耗，提高带降低功耗，提高带负载能力负载能力3.5.2 TTL反相器的电路结构和工作原理一、电路结构钳位二极管钳位二极管二、集电极开路输出的门电路（二、集电极开路输出的门电路（OCOC门）门） CDABY“线与线与”推拉式输出级并联推拉式输出级并联1.1.“线与线与”的概念的概念YABCDYABCD3.OC3.OC门的门的“线与线与”功能功能 CDABYY21Y当当n n个前级门输出均为个前级门输出均为高电平，即所有高电平，即所有OCOC门同门同时截止时，为保证输出时截止时，为保证输出的高电平不低于规定的的高电平不低于规定的U UOHOH，minmin值，上拉

36、电阻不能值，上拉电阻不能过大，其最大值计算公过大，其最大值计算公式：式：HIOHminOHCCUmInIUVR ，(max)4. 4.外接上拉电阻外接上拉电阻R RU U的计算方法的计算方法当n个前级门中有一个输出为低电平，即所有OC门中只有一个导通时，全部负载电流都流入导通的那个 OC门，为确保流入导通OC门的电流不至于超过最大允许的IOL，max值，RU值不可太小，其最小值计算公式：ILmaxOLmaxOLCCUImIUVR ，(min)(min)maxUUURRR 三、三态输出门电路（三、三态输出门电路（TSTS门）门） 国标符号 T4 A R1 3k T3 T2 T1 Y R4 100

37、 +VCC(+5V) T5 R2 750 R3 360 R5 3k A EN 1 EN Y EN D 三三态态输输出出非非门门（高高电电平平有有效效）电电路路结结构构 1.1.三态门的电路结构和逻辑符号三态门的电路结构和逻辑符号功能表功能表EN=0EN=0EN=1EN=1AYY高阻态输出有三种状态：输出有三种状态： 高电平、低电平、高阻态。高电平、低电平、高阻态。控制端或控制端或使能端使能端0 0 0 00 0 1 1一、触发器按逻辑功能的分类一、触发器按逻辑功能的分类1 1、RSRS触发器触发器1 0 0 01 0 1 00 1 0 10 1 1 1RSRS触发器的特性表触发器的特性表R S

38、 Q Q *1 1 0 X1 1 1 X特性方程特性方程0*SRQRSQ状态转换图状态转换图5.6 5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 2 2、JKJK触发器触发器JKJK触发器的特性表触发器的特性表特性方程特性方程QKQJQ*状态转换图状态转换图0 1 0 00 1 1 00 0 0 00 0 1 11 1 0 11 1 1 01 0 0 11 0 1 1 J K Q Q *3 3、T T 触发器触发器T 触发器的特性表触发器的特性表1 0 11 1 00 0 00 1 1 T Q Q *特性方程特性方程QTQTQ*状态转换图状态转换图T触发器：当触发器：当T=

39、1时，时，QQ*4 4、D D触发器触发器1 0 11 1 10 0 00 1 0D D 触发器的特性表触发器的特性表 D Q Q *特性方程特性方程DQ *状态转换图状态转换图应用举例：画出主从应用举例：画出主从 JK JK 触发器输出端波形图。触发器输出端波形图。J K Q * 0 0 Q1 1 Q 0 1 0 1 0 1 CLKJKQQQ KJCLKSD RD 画出下图所示各电路中输出端的波形图画出下图所示各电路中输出端的波形图 ：JKQ1ACLKCLK123456ACLK123456ABQ1JQ2输出没有回送到输入端，输出没有回送到输入端，也称其为也称其为 “ 开环开环 ” 。JKQ2

40、CLKAB任务任务分析：分析：设计：设计： 给定给定 逻辑图逻辑图 得到得到 逻辑功能逻辑功能分析分析 给定给定 逻辑功能逻辑功能 画出画出 逻辑图逻辑图设计设计二、组合逻辑电路的分析和设计方法4.2 组合逻辑电路的分析和设计方法4.2.1组合逻辑电路的分析方法4.2.2组合逻辑电路的设计方法任务任务分析：分析：设计：设计： 给定给定 逻辑图逻辑图 得到得到 逻辑功能逻辑功能分析分析 给定给定 逻辑功能逻辑功能 画出画出 逻辑图逻辑图设计设计4.2.1组合逻辑电路的分析方法 所谓逻辑电路的分析，就是找出给定逻辑电路所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系输出和输入之间的

41、逻辑关系，并确定电路的逻辑，并确定电路的逻辑功能。分析过程一般按下列步骤进行：功能。分析过程一般按下列步骤进行： 根据给定的逻辑电路，从输入端开始，逐级根据给定的逻辑电路，从输入端开始，逐级推导出输出端的推导出输出端的逻辑函数表达式逻辑函数表达式。 根据输出函数表达式列出根据输出函数表达式列出真值表真值表。 用文字概括出电路的用文字概括出电路的逻辑功能逻辑功能。逻辑图逻辑表达式逻辑图逻辑表达式 最简表达式真值表确定功能最简表达式真值表确定功能 逻辑抽象逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象。首先要分析逻辑命题，确定输入、输出变量；然后用

42、二值逻辑的首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0 0、1 1两种状态分别对输入、输出变量进行逻辑赋值，即确定两种状态分别对输入、输出变量进行逻辑赋值，即确定0 0、1 1 的具的具体含义；最后根据输出与输入之间的逻辑关系体含义；最后根据输出与输入之间的逻辑关系列出真值表列出真值表。选定器件类型选定器件类型根据真值表，写出相应的根据真值表，写出相应的逻辑函数表达式逻辑函数表达式。 将逻辑函数表达式将逻辑函数表达式化简化简, ,并变换为与门电路相对应的最简式。并变换为与门电路相对应的最简式。 根据化简的逻辑函数表达式画出根据化简的逻辑函数表达式画出逻辑电路图逻辑电路图。工艺设计

43、。包括设计机箱、面板、电源、显示电路、控制开关等工艺设计。包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、测试。等。最后还必须完成组装、测试。 组合逻辑电路的设计一般可按以下步骤进行：组合逻辑电路的设计一般可按以下步骤进行：逻辑图逻辑图实际逻实际逻辑问题辑问题真值真值表表逻辑表达式逻辑表达式最简（或最最简（或最合理）表达式合理）表达式4.2.24.2.2组合电路的设计方法组合电路的设计方法逻 辑逻 辑问问 题题逻辑逻辑真值表真值表逻辑逻辑函数式函数式选定器选定器件类型件类型将函数将函数式变换式变换逻辑逻辑电路图电路图转换转换将函数将函数式化简式化简逻辑逻辑电路图电路图用门

44、电路用门电路用用MSI组合组合电路或电路或PLD逻辑逻辑抽象抽象例：某工厂有三条生产线，耗电分别为例：某工厂有三条生产线，耗电分别为1 1号线号线10kW10kW，2 2号线号线20kW20kW，3 3号线号线30kW30kW，生产线的电力由两台发电机提供，其，生产线的电力由两台发电机提供，其中中1 1号机号机20kW20kW，2 2号机号机40kW40kW。试设计一个供电控制电路，根。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配据生产线的开工情况启动发电机，使电力负荷达到最佳配置。置。 解：逻辑抽象解：逻辑抽象输入变量：输入变量：1 13 3号生产线以号生产线

45、以A A、B B、C C表示，表示， 生产线开工为生产线开工为1 1，停工为，停工为0 0；输出变量：输出变量：1 12 2号发电机以号发电机以Y1Y1、Y2Y2表示，表示，发电机启动为发电机启动为1 1，关机为，关机为0 0；逻辑真值表逻辑真值表逻辑函数式逻辑函数式ABCCBABCACBAY1ABCCABCBABCACBAY2卡诺图化简卡诺图化简 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 ABCY 2ABCY2CBABCBAY1与或式：与或式： CBABCBAY1与非与非式：与非与非式：逻辑电路图逻辑电路图 AB 与或式

46、与或式 1 C Y1 Y2 A B C Y1 Y2 与非与非式与非与非式例例4.3.34.3.3 试用试用3 3线线8 8线译码器线译码器74HC13874HC138设计设计一个多输出的组合逻辑电路。输出的逻辑函一个多输出的组合逻辑电路。输出的逻辑函数式为：数式为：ABCCBCBAZCBABAZCBABCZCBABCACAZ4321解：将函数式化成最小项之和解：将函数式化成最小项之和 74207420453253237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ作出逻辑图如右上图所示。作出逻辑图如右上图所示。例例4.3.44.3.4 试用两个带

47、附加控制端的试用两个带附加控制端的4 4选选1 1数据选择器组成数据选择器组成8 8选选1 1数据选择器。数据选择器。解：用一片解：用一片74HC15374HC153双双4 4选选1 1数据数据选择器来构成。选择器来构成。三位地址代码三位地址代码A A2 2A A1 1A A0 0中的高位中的高位A A2 2接接至至 ，而，而将将 接至接至 ，同，同时将两个数据选择器的输出相加，时将两个数据选择器的输出相加，就能得到就能得到8 8选选1 1数据选择器。数据选择器。1S2A2S10120012)()(DAAADAAAY7112601250124012)()()()(DAAADAAADAAADAA

48、A30122012)()(DAAADAAA例例4.3.54.3.5 试用试用4 4选选1 1数据选择器实现例数据选择器实现例4.2.24.2.2（P165P165）解：已知例解：已知例4.2.24.2.2的逻辑函数式为：的逻辑函数式为：两式比较后，将两式比较后，将(1)(1)式变换为式变换为: :(1)(1)()()(AGGARGARGARZ 1321001DRDDRDGAAARAGGRAGARAGRGARZ)()()()(013012011010AADAADAADAADY例例3.3.53.3.5 试用试用8 8选选1 1数据选择器产生三变数据选择器产生三变量逻辑函数。量逻辑函数。) 1 (B

49、CAACCBAZ解：选用解：选用74HC15174HC151，其逻辑，其逻辑图见右图虚线部分；图见右图虚线部分； YWDAAADAAADAAADAAADAAADAAADAAADAAAY70126012501240123012201210120012将将(1)(1)式化成上式形式式化成上式形式ABCCABCBACBABCACBACBACBABCAACCBAZ10101001门电路两个输入信号门电路两个输入信号同时同时向向相反的逻辑电平跳变相反的逻辑电平跳变（一个从（一个从1 1变变为为0 0，另一个从，另一个从0 0变为变为1 1）的现象叫的现象叫做做竞争竞争。由于由于竞争竞争而在电路而在电路输

50、出端可输出端可能产生能产生尖峰脉冲尖峰脉冲的现象的现象叫做叫做竞竞争争冒险。冒险。4.4.14.4.1竞争竞争冒险现象及其成因冒险现象及其成因4.4 4.4 组合逻辑电路中的竞争组合逻辑电路中的竞争冒险现象冒险现象AAY只要只要输出端的逻辑函数在输出端的逻辑函数在一定条件下一定条件下能简化成能简化成AAY或或则可判定存在则可判定存在竞争竞争冒险。冒险。输入端门电路的两个输入输入端门电路的两个输入信号信号A A 和和 是从是从输入变量输入变量A A经过不同的传输途径而来的经过不同的传输途径而来的，那么输入变量那么输入变量A A的状态发生突的状态发生突变时输出端很有可能产生变时输出端很有可能产生尖

51、峰尖峰脉冲脉冲。由此可。由此可这样检查这样检查：A4.4.24.4.2检查竞争检查竞争冒险的方法冒险的方法例例4.4.14.4.1试判断下列电路是否存在竞争试判断下列电路是否存在竞争冒险。已知冒险。已知任何瞬间输入变量只可能有一个改变状态。任何瞬间输入变量只可能有一个改变状态。解：对（解：对（a a）：）：CAABY)(CBBAY当当B=C=1B=C=1时，上式为：时，上式为：AAY所以存在竞争所以存在竞争冒险冒险对（对（b b）：）：当当A=C=1A=C=1时，上式为：时，上式为：BBY所以也存在竞争所以也存在竞争冒险冒险a a、接入滤波电容、接入滤波电容b b、引入选通脉冲、引入选通脉冲c

52、 c、修改逻辑设计、修改逻辑设计增加冗余项增加冗余项4.4.3 4.4.3 消除竞争消除竞争冒险的方法冒险的方法时序逻辑电路 时序电路任一时刻的输出信号不仅取决于当时的输入信号，时序电路任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说还与以前的输入有而且还取决于电路原来的状态，或者说还与以前的输入有关。关。 时序电路的特点：时序电路的特点： 时序电路通常包括时序电路通常包括组合电路组合电路和和存储电路存储电路，而，而存储电路存储电路是是必不可少必不可少的的。 存储电路存储电路的的输出状态输出状态必须必须反馈反馈到到组合电路组合电路的的输入端输入端，与，与输入信号一

53、起，共同决定组合逻辑电路的输出输入信号一起，共同决定组合逻辑电路的输出。给给 定定 电电 路路时钟方程时钟方程输出方程输出方程驱动方程驱动方程状态方程状态方程计计 算算状态表状态表状态图状态图时序图时序图特性方程特性方程CLK CLK 触发沿触发沿时序逻辑电路的分析方法例例6.2.3解解：（：（1 1）从电路图写出从电路图写出驱动方程驱动方程：21211QQADQD（2 2）代入）代入D D触发器的特性方程得到触发器的特性方程得到状态方程：状态方程：212*211*1QQADQQDQ（3 3）从电路图写出）从电路图写出输出方程：输出方程： 2121QQAQQAY2121QQAQQA A0001

54、1110001/010/000/111/0111/100/010/001/0YQQ*1*212QQ （4 4）列出）列出状态转换表状态转换表010010111/00/00/11/11/00/00/01/0Q2Q1A/Y（5 5）画出状态转换图如右：）画出状态转换图如右：A=0A=0时，为加法计数器。时，为加法计数器。Y Y为进位。为进位。A=1A=1时，为减法计数器。时，为减法计数器。Y Y为借位。为借位。从状态表可得：从状态表可得：21*21*1QQAQQQ2121QQAQQAY（7）时序图 为便于用实验观察的方法检查时序电路的逻辑功能，可以将状态转换表的内容画为时间波形的形式。 例6.2.

55、3时序图10010000010000100111000010101001CLK1 2 3 4 5 6 7 8AQ2YQ101101100一、同步时序电路的设计方法一、同步时序电路的设计方法 设计同步时序逻辑电路的一般步骤：设计同步时序逻辑电路的一般步骤：1 1、逻辑抽象，得出电路的状态转换图或状态转换表、逻辑抽象，得出电路的状态转换图或状态转换表 把要求实现的时序逻辑功能表示为时序逻辑函数，可把要求实现的时序逻辑功能表示为时序逻辑函数，可以用状态转换表的形式，也可以用状态转换图的形式。以用状态转换表的形式，也可以用状态转换图的形式。2 2、状态化简、状态化简 合并等价状态。合并等价状态。等价状

56、态：等价状态：若两个电路状态在相同的输入条件有相同的输若两个电路状态在相同的输入条件有相同的输出，并且转换到同样的一个次态，则称这两个状态为等价状态。出，并且转换到同样的一个次态，则称这两个状态为等价状态。 6.4 6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法3 3、状态分配、状态分配状态分配又称状态编码。状态分配又称状态编码。首先首先要根据逻辑状态要根据逻辑状态M M 确定触发器的数目确定触发器的数目N N；2 2N-1N-1M2M2N N其次其次要给每个电路状态规定对应触发器状态组合。要给每个电路状态规定对应触发器状态组合。每组触发器的状态组合都是一组二值代码，因而每组触发器的状态

57、组合都是一组二值代码，因而又将这项工作称为状态编码。又将这项工作称为状态编码。状态编码一般要遵循一状态编码一般要遵循一定的规定。定的规定。 4 4、选定触发器类型、选定触发器类型5 5、根据得到的方程式画出逻辑图、根据得到的方程式画出逻辑图6 6、检查设计的电路能否自启动、检查设计的电路能否自启动求出电路的状态方程、驱动方程和输出方程求出电路的状态方程、驱动方程和输出方程如果电路不能自启动，则需要采取措施加以解决。一种如果电路不能自启动，则需要采取措施加以解决。一种解决办法是在电路开始工作时通过预置数将电路置成有效循解决办法是在电路开始工作时通过预置数将电路置成有效循环中的某一个状态。另一种解

58、决方法是通过修改逻辑设计加环中的某一个状态。另一种解决方法是通过修改逻辑设计加以解决。以解决。例例6.4.16.4.1 设计一个带有进位输出端的十三进制计数器。设计一个带有进位输出端的十三进制计数器。 解：根据题意作出逻辑抽解：根据题意作出逻辑抽象，设十三个状态为象，设十三个状态为S S0 0SS1212，进位为进位为C C，列出状态转换图如，列出状态转换图如右：现要求右：现要求M=13M=13，而，而8(28(23 3)M16(2)M010导通导通0111保持保持 保持保持 保持保持1001截止截止1DRCCV32CCV31CCV32CCV31CCV32CCV31CCV32CCV31第一，输

59、入触发信号从低电平上升的过程中，电路状态转换时对第一，输入触发信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号下降时对应的输入电平转换不同。应的输入电平，与输入信号下降时对应的输入电平转换不同。第二，在电路状态转换时，通过内部的正反馈过程使输出电压的第二，在电路状态转换时，通过内部的正反馈过程使输出电压的波形变得很陡。波形变得很陡。 施密特触发器是脉冲波形变换中经常使用的一种电路。它施密特触发器是脉冲波形变换中经常使用的一种电路。它在性能上有两个重要的在性能上有两个重要的特点特点：施密特触发器施密特触发器OvG1G2vOvIAvR1R2vO1OVTHVDDvIvOTHVRR2125KW W5KW W5KW WC1C2G2G1vC1vC2vI1VCCDRQQG3G4vOVR1VR212756843TD0.01 FvI2vOvIOCCV31CCV32单稳态触发器的特点单稳态触发器的特点: : 1.它有它有稳态稳态和和暂稳态暂稳态两个不同的状态，暂稳态通常是靠两个不同的状态，暂稳态通常是靠RCRC电路的电路的充、放电过程来维持的；根据充、放电过程来维持的；根据RCRC电路的不同接法（即接成微电路的不同接法（即接成微分电路形式或积分电路形式），又把分电路形式或积分电路形式