电工电子技术教学PPT08 - 副本

1、电工电子技术基础2009年年9月月清华大学出版社清华大学出版社第八章 时序逻辑电路8.18.1数字电子秒表的设计数字电子秒表的设计8.28.2触发器触发器8.38.3时序逻辑电路的一般分析方法时序逻辑电路的一般分析方法8.48.4计数器计数器8.58.5数码寄存器与移位寄存器数码寄存器与移位寄存器8.68.6集成集成555555定时器定时器8.78.7电子秒表的设计过程电子秒表的设计过程8.88.8拓展实训拓展实训8.1 数字电子秒表的设计数字电子秒表的设计 数字电子秒表：用五位数码管显示时间，格式为数字电子秒表：用五位数码管显示时间，格式为分：分：秒：秒：毫秒。毫秒。 设有设有1个清零开关和

2、个清零开关和8个记录开关。按下记录开关，个记录开关。按下记录开关，则将当前计数时间暂存并显示在数码管上。则将当前计数时间暂存并显示在数码管上。1. 设计目的：设计目的：(1)了解计时器主体电路的组成及工作原理。了解计时器主体电路的组成及工作原理。(2)熟悉集成电路及有关电子元器件的使用。熟悉集成电路及有关电子元器件的使用。(3)掌握数字电路中基本掌握数字电路中基本RS触发器、时钟发生器触发器、时钟发生器及计数、译码显示等单元电路的工作原理，了解及计数、译码显示等单元电路的工作原理，了解其综合应用。其综合应用。 2. 设计内容：设计内容： 电子秒表它集成了计数器、振荡器、译码器和电子秒表它集成了

3、计数器、振荡器、译码器和驱动等电路，能够对小时以下的时间单位进行精驱动等电路，能够对小时以下的时间单位进行精确计时，具有清零、启动计时、暂停计时及继续确计时，具有清零、启动计时、暂停计时及继续计时等控制功能。具体要求：计时等控制功能。具体要求： (1) 秒表由五位七段秒表由五位七段LED显示器显示，其中一位显示器显示，其中一位显示显示“min”，四位显示，四位显示“s”，显示分辨率为，显示分辨率为0.01 s，计时范围是，计时范围是09分分59秒秒99毫秒。毫秒。 (2) 具有清零、启动计时、暂停计时及继续计时具有清零、启动计时、暂停计时及继续计时等控制功能。等控制功能。 (3) 控制开关为启

4、动控制开关为启动/暂停计时开关和复位开关暂停计时开关和复位开关。8.2触发器触发器 8.2.1 基本触发器基本触发器 8.2.2 主从触发器主从触发器 8.2.3 边沿触发器边沿触发器 8.2.4 集成触发器集成触发器时序电路的基本结构框图时序电路的基本结构框图 触发器：具有记忆功触发器：具有记忆功能的单元电路，由门能的单元电路，由门电路构成，专门用来电路构成，专门用来接收、存储和输出接收、存储和输出0、1代码。代码。 (1)双稳态双稳态 (2)单稳态单稳态 (3)无稳态触发器无稳态触发器(多多谐振荡器谐振荡器)两互补输出端两互补输出端两输入端两输入端&.G1&.G2反馈线反馈

5、线 触发器输出与输入的逻辑关系触发器输出与输入的逻辑关系101设触发器原态设触发器原态为为“1”态。态。翻转为翻转为“0”态态(1) SD=1，RD = 0.G1&.&G2设原态为设原态为“0”态态10触发器保持触发器保持“0”态不变态不变复位复位 结论结论: 不论不论 触发器原来触发器原来 为何种状态，为何种状态， 当当 SD=1， RD=0时时， 将使将使触发器触发器 置置“0”或称或称 为为复位复位。.G1&.&G2设原态为设原态为“0”态态0翻转为翻转为“1”态态(2) SD=0，RD = 1.G1&.&G2设原态为设原态为“1”态态01

6、触发器保持触发器保持“1”态不变态不变置位置位 结论结论: 不论不论 触发器原来触发器原来 为何种状态，为何种状态， 当当 SD=0， RD=1时时， 将使将使触发器触发器 置置“1”或称或称 为为置位置位。.G1&.&G2设原态为设原态为“0”态态1保持为保持为“0”态态(3) SD=1，RD = 1.G1&.&G2设原态为设原态为“1”态态11触发器保持触发器保持“1”态不变态不变 当当 SD=1， RD=1时时， 触发器保持触发器保持 原来的状态，原来的状态， 即即触发器具触发器具 有保持、记有保持、记 忆功能忆功能。.G1&.&G2110

7、011111110若若G1先翻转，则触发器为先翻转，则触发器为“0”态态“1”态态(4) SD=0，RD = 0 当信号当信号SD= RD = 0同时变为同时变为1时，由时，由于与非门的翻转于与非门的翻转时间不可能完全时间不可能完全相同，触发器状相同，触发器状态可能是态可能是“1”态，态，也可能是也可能是“0”态，态，不能根据输入信不能根据输入信号确定。号确定。.G1&.&G210逻辑符号逻辑符号QQSDRDSDRDQ1 0 0 置置00 1 1 置置11 1 不变不变 保持保持0 0 同时变同时变 1后不确定后不确定功能功能基本基本R-S触发器触发器导引电路导引电路&

8、 G4SR& G3C.& G1& G2.SDRDQQ当当C=0时时01111.& G1& G2.SDRDQQ& G4SR& G3C当当 C = 1 时时1打开打开11.& G1& G2.SDRDQQ& G4SR& G3C当当 C = 1 时时1(1) S=0, R=00011触发器保持原态触发器保持原态触发器状态由触发器状态由R，S 输入状态决定。输入状态决定。11.& G1& G2.SDRDQQ& G4SR& G3C1101010(2) S = 0, R= 1触发器置触发器

9、置“0”(3) S =1, R= 0触发器置触发器置“1”11.& G1& G2.SDRDQQ& G4SR& G3C1110011110Q=1Q=011(4) S =1, R= 1当时钟由当时钟由 1变变 0 后后 触发器状态不定触发器状态不定11.& G1& G2.SDRDQQ& G4SR& G3C0 0 SR0 1 01 0 11 1 不定不定Qn+1QnQn+1时钟到来后触发器的状态时钟到来后触发器的状态逻辑符号逻辑符号QQSR CSDRD不定不定不定不定QQ10 0 SR0 1 01 0 11 1 不定不定Qn+1QnC0

10、 0 SR 0 1 0 1 0 1 1 1 不定不定Qn+1QnQ=SQ=R8.2.2 主从触发器主从触发器 1. 主从主从RS触发器触发器 主从主从RS触发器由两级触发器构成，其中一触发器由两级触发器构成，其中一级直接接收输入信号，称为主触发器，另级直接接收输入信号，称为主触发器，另一级接收主触发器的输出信号，称为从触一级接收主触发器的输出信号，称为从触发器。发器。 两级触发器的时钟信号互补两级触发器的时钟信号互补 克服空克服空翻。翻。主从主从RS触发器触发器主从主从JK JK 触发器触发器从触发器从触发器主触发器主触发器C CKQRQJS R CF主主QJKQSRS CF从从QQQQSDR

11、D1互补时互补时钟控制钟控制主、从主、从触发器触发器不能同不能同时翻转时翻转0101RS CF从从QQQQSDRD1R CF主主QJKQSC C0110F主主封锁封锁0RS CF从从QQQQSDRD1R CF主主QJKQSC C01C01010010C高电平时触发器接高电平时触发器接收信号并暂存（即收信号并暂存（即F主主状态由状态由J、K决定，决定，F从从状态保持不变）。状态保持不变）。要求要求C高电平期间高电平期间J、K的状态保持不变。的状态保持不变。C下降沿下降沿( )触发器翻触发器翻转转（ F从从状态与状态与F主主状状态一致）。态一致）。C低电平时低电平时,F主主封锁封锁J、K不起作用不

12、起作用CRS CF从从QQQQSDRD1R CF主主QJKQSC 01RS CF从从QQQQSDRD1R CF主主QJKQSC C010(1)J=1, K=1 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态11 011010100101RS CF从从QQQQSDRD1R CF主主QJKQSC C010(1)J=1,K=110设触发器原设触发器原态为态为“1”态态为为“？”状态状态J=1, K=1时，每来时，每来一个时钟脉冲，状一个时钟脉冲，状态翻转一次，态翻转一次，即具即具有计数功能。有计数功能。(1)J=1, K=101RS CF从从QQQQSDRD1R CF主主QJKQSC

13、C010(2)J=0，K=1 设触发器原设触发器原态为态为“1”态态翻转为翻转为“0”态态01 100101011001设触发器原设触发器原态为态为“0”态态为为“？”态态01RS CF从从QQQQSDRD1R CF主主QJKQSC C010(3)J=1，K=0 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态10 011010100101设触发器原设触发器原态为态为“1”态态为为“？”态态RS CF从从QQQQSDRD1R CF主主QJKQSC C010(4) J=0，K=0 设触发器原设触发器原态为态为“0”态态保持原态保持原态00 010001RS CF从从QQQQSDRD1

14、R CF主主QJKQSC C01001nQJS nKQR C高电平时高电平时F主主状状态由态由J、K决定，决定，F从从状态不变。状态不变。C下降沿下降沿( )触发器触发器翻转翻转（ F从从状态与状态与F主主状态一致）。状态一致）。nQJS nKQR Qn10 0 1 1 1 0 0Qn0 0 0 1 1 0 0 1C高电平时高电平时F主主状态状态由由J、K决定，决定，F从从状状态不变。态不变。C下降沿下降沿( )触发器触发器翻转翻转（ F从从状态与状态与F主主状态一致）。状态一致）。0 1 0 1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn ()触发器

15、工作时触发器工作时SD 、 RD应接高电平。应接高电平。 CQJKSDRDQ例：例：JK 触发器工作波形触发器工作波形CJKQ下降沿触发翻转下降沿触发翻转 例例:设主从设主从JK触发器的初始状态为触发器的初始状态为0，已知输入，已知输入J、K的波形图如图的波形图如图8-13所示，画出输出端所示，画出输出端Q的波形图。的波形图。解：解：注意注意: :(1)(1)触发器的触发翻转发生在时钟脉触发器的触发翻转发生在时钟脉冲的触发沿冲的触发沿( (这里是下降沿这里是下降沿) )。(2)(2)在在CP=1CP=1期间，如果输入信号的状期间，如果输入信号的状态没有改变，判断触发器次态的态没有改变，判断触发

16、器次态的依据是时钟脉冲下降沿前一瞬间依据是时钟脉冲下降沿前一瞬间输入端的状态。输入端的状态。如果将主从如果将主从JKJK触发器的触发器的J J和和K K相连作为输相连作为输入端入端T T就构成了主从就构成了主从T T触发器，如图所示。触发器，如图所示。主从主从T T触发器特性方程为触发器特性方程为: :nnnQTQTQ1 3 3 主从主从T T触发器和触发器和T T 触发器触发器D Qn+1 0101逻辑符号逻辑符号D CQQRDSDQn+1 =Dn；8.2.3 边沿触发器边沿触发器CDQD Qn+1 0101J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 QnD1 CQJKS

17、DRDQ仍为下降沿仍为下降沿触发翻转触发翻转T CQJKSDRDQ(保持功能保持功能)(计数功能计数功能)J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 QnTCQD=QD Qn+1 0101 CQQD4. D触发器转换为触发器转换为J-K触发器触发器Qn+1=J Qn+K QnQn+1=D D=J Qn+K Qn=J Qn K QnKJCQQ D&1CP5.D5.D触发器转换为触发器转换为T T 触发器触发器SDRDCQQ DQn+1=DQn+1=QnD= QnKJSDCQQ SDRDCQQ DACP 已知已知CPCP和和A A的的波形，画出波形，画出Q Q1 1、Q

18、 Q2 2的波形。的波形。F1F2RD1=SD2=AC1=C2=CPD1=Q2J2=Q1K2=Q1例：例：CPAQ1Q2Q1（J）（D）8.2.4 集成触发器集成触发器1. 集成触发器举例集成触发器举例1)TTL主从主从JK触发器触发器74LS72多输入端单多输入端单JK触发器：触发器：3个个J端和端和3个个K端（逻辑端（逻辑与）与）直接置直接置0端端RD和直接置和直接置1端端SD：低电平有效：低电平有效主从型触发器主从型触发器CP下跳沿触发下跳沿触发74LS72的功能表的功能表单输入端的双单输入端的双D触发器触发器直接置直接置0端端RD和直接置和直接置1端端SD：低电平有效：低电平有效 CP

19、上升沿触发上升沿触发2)2)高速高速CMOSCMOS边沿边沿D D触发器触发器74HC7474HC74CLR端加入清零脉冲后端加入清零脉冲后 Q1= Q2= Q3= Q4=0， Q1= Q2= Q3= Q4=1，1. 四人抢答器电路四人抢答器电路与非门与非门2输出为输出为1，时钟脉冲加到四个时钟脉冲加到四个D触发器的触发器的CP端，端，SB未按下，未按下，D触发器触发器的零状态不变。的零状态不变。按下按下SB1 SB4中任一个中任一个按钮，对应触发器的按钮，对应触发器的D端为高电平。端为高电平。DCPRDDCPRD DCPRDDCPRD&+5VCLR&Q1Q1Q2Q2Q3Q3Q

20、4Q4SB1SB2SB3SB41010112301D DD DD DD D8.3 8.3 时序逻辑电路的一般分析方法时序逻辑电路的一般分析方法8.3.1 8.3.1 时序逻辑电路分析的一般步骤时序逻辑电路分析的一般步骤8.3.2 8.3.2 同步时序逻辑电路分析举例同步时序逻辑电路分析举例8.3.3 8.3.3 异步时序逻辑电路的分析举例异步时序逻辑电路的分析举例 8.3.1 时序逻辑电路分析的一般步骤时序逻辑电路分析的一般步骤(1)(1)根据给定的时序电路图写出下列各逻辑方程式。根据给定的时序电路图写出下列各逻辑方程式。各触发器的时钟方程。各触发器的时钟方程。时序电路的输出方程。时序电路的输

21、出方程。各触发器的驱动方程。各触发器的驱动方程。(2)(2)将驱动方程代入相应触发器的特性方程，求得各将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方触发器的次态方程，也就是时序逻辑电路的状态方程。程。(3)(3)根据状态方程和输出方程，列出该时序电路的状根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。态表，画出状态图或时序图。(4)(4)根据电路的状态表或状态图说明给定时序逻辑电根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。路的逻辑功能。nnQQXZ01)(nQXJ1010K8.3.2 同步时序逻辑电路的分析举例同步时序逻辑

22、电路的分析举例【例例8-5】试分析图所示的时序逻辑电路。试分析图所示的时序逻辑电路。解：解：输出方程为输出方程为驱动方程为驱动方程为，11KnQXJ01JKJK触发器的特性方程为触发器的特性方程为1nnnQJQKQ 将各驱动方程代入将各驱动方程代入JKJK触发器的特性方触发器的特性方程，得各触发器的次态方程为程，得各触发器的次态方程为nnnnnQQXQKQJQ01000010)(nnnnnQQXQKQJQ10111111)(作状态转换表及状态图。作状态转换表及状态图。由于输入控制信号由于输入控制信号X X可取可取1 1，也可取，也可取0 0，所以，所以分两种情况列状态转换表和画状态图。分两种情

23、况列状态转换表和画状态图。a.a.当当X X=0=0时。时。将将X X=0=0代入输出方程和触发器的次态方程，代入输出方程和触发器的次态方程，则输出方程简化为则输出方程简化为，nnQQZ01nnnQQQ0110nnnQQQ1011触发器的次态方程简化为触发器的次态方程简化为，现现 态态次次 态态输输 出出 Z0 00 11 00 11 00 0001设电路的现态为设电路的现态为0001nnQQ 依次代入上述触发器的次态方程和输出方依次代入上述触发器的次态方程和输出方程中进行计算，得到电路的状态转换表和程中进行计算，得到电路的状态转换表和状态状态转换图转换图。现 态次 态输 出 Z0 01 00

24、 11 00 10 0100nnQQZ01nnnQQQ0110nnnQQQ1011b.b. 当当X X=1=1时。输出方程简化为时。输出方程简化为触发器的次态方程简化为触发器的次态方程简化为，计算可得电路的状态转换表和状态转换图。计算可得电路的状态转换表和状态转换图。X=1状态转换图状态转换图 该电路一共有该电路一共有3 3个状态个状态0000、0101、1010。 当当X X=0=0时，时，按照加按照加1 1规律从规律从0001100000011000循环变化，每当转换为循环变化，每当转换为1010状态状态( (最大数最大数) )时，时，输出输出Z Z=1=1。 当当X X=1=1时，时，按

25、照减按照减1 1规律从规律从1001001010010010循环变化，每当转换为循环变化，每当转换为0000状态状态( (最小数最小数) )时，时，输出输出Z Z=1=1。 所以该电路是一个可控的所以该电路是一个可控的3 3进制计数器，进制计数器，当当X X=0=0时，做加法计数，时，做加法计数，Z Z是进位信号；当是进位信号；当X X=1=1时，做减法计数，时，做减法计数，Z Z是借位信号。是借位信号。 nnQQZ01异步时序逻辑电路中，没有统一的时钟脉冲，异步时序逻辑电路中，没有统一的时钟脉冲，分析时必须写出时钟方程。分析时必须写出时钟方程。【例例8-6】试分析如图所示的时序逻辑电路。试分

26、析如图所示的时序逻辑电路。解：解：写出各逻辑方程式。写出各逻辑方程式。a. 时钟方程为时钟方程为 CP0=CP时钟脉冲源的上升沿触发时钟脉冲源的上升沿触发 CP1=Q0当当FF0的的Q0由由01时，时，Q1才才可能改变状态，否则可能改变状态，否则Q1保保持原状态不变。持原状态不变。b. 输出方程为输出方程为8.3.3 异步时序逻辑电路的分析举例异步时序逻辑电路的分析举例nnQDQ00101111nnQDQ将各驱动方程代入将各驱动方程代入D触发器的特性方程，触发器的特性方程，得各触发器的次态方程为得各触发器的次态方程为c. 各触发器的驱动方程分别为各触发器的驱动方程分别为nQD00nQD11 (

27、CP由由01时此式有效时此式有效) (Q0由由01时此式有效时此式有效)作状态转换表、状态图和时序图。作状态转换表、状态图和时序图。现现 态态次次 态态输输 出出时钟脉冲时钟脉冲 ZCP1 CP00 01 11 00 11 11 00 10 01000 0 0 逻辑功能分析。逻辑功能分析。该电路一共有该电路一共有4 4个状态个状态0000、0101、1010、1111，在时钟脉，在时钟脉冲作用下，按照减冲作用下，按照减1 1规律循环变化，所以该逻辑电路规律循环变化，所以该逻辑电路是一个是一个4 4进制减法计数器，进制减法计数器，Z Z是借位信号。是借位信号。8.4 计计 数数 器器8.4.1

28、二进制计数器二进制计数器8.4.2 非二进制计数器非二进制计数器8.4.3 集成计数器的应用集成计数器的应用 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(C)1010清零清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲三位异步二进制加法计数器三位异步二进制加法计数器在电路图中在电路图中J、悬空表示悬空表示J、K=1 当相邻低位触发当相邻低位触发器由器由1变变 0 时翻转时翻转异步二进制加法器工作波形异步二进制加法器工作波形

29、 每个触发器翻转的时间有先后，与计每个触发器翻转的时间有先后，与计数脉冲不同步数脉冲不同步C12345678Q0Q1Q2？思考思考1、各触发器、各触发器C应如何连接？应如何连接？CRDQDQQ0F0QDQQ0F0QDQQ3F3 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(C)F0每输入一每输入一C翻一次翻一次F1F2F3J0 =K0 =1Q0 =1J1 =K1 = Q0Q0 = Q1 = 1J2 =K2 = Q1 Q0Q0 = Q1 = Q2 =

30、1J3 =K3= Q1 Q1 Q0J0 =K0 =1J1 =K1 = Q0J2 =K2 = Q1 Q0J3 =K3 = Q2 Q1 Q0三位同步二进制加法计数器三位同步二进制加法计数器 计数脉冲同时加到各位触发器上，计数脉冲同时加到各位触发器上，当每个到当每个到 来后触发器状态是否改变要看来后触发器状态是否改变要看J、K的状态。的状态。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲C12345678Q0Q1Q2集成二进制计数器举例集成二进制计数器举例1)41)4位二进制同步加法计数器位二进制同步加法计数器7416174161 异步清零。异步清零。当当RD=0时，不管其他

31、输入端的状态如何，不时，不管其他输入端的状态如何，不论有无时钟脉冲论有无时钟脉冲CP，计数器输出都将被直接置零，计数器输出都将被直接置零(Q3Q2Q1Q0=0000)，称为异步清零。，称为异步清零。 同步并行预置数。同步并行预置数。当当RD=1、LD=0时，在输入时钟脉冲时，在输入时钟脉冲CP上升沿的作用下，并行输入端的数据上升沿的作用下，并行输入端的数据d3d2d1d0被置入计被置入计数器的输出端，即数器的输出端，即Q3Q2Q1Q0=d3d2d1d0。由于这个操作要与。由于这个操作要与CP上升沿同步，所以称为同步预置数上升沿同步，所以称为同步预置数。(3)计数。计数。当当RD=LD=EP=E

32、T=1时，在时，在CP端输入计数脉冲端输入计数脉冲，计数器进行二进制加法计数。，计数器进行二进制加法计数。(4)保持。保持。当当RD=LD=1，且，且 =0，即两个使能端中有，即两个使能端中有0时，则计数器保持原来的状态不变。时，则计数器保持原来的状态不变。如如EP=0、ET=1，则进位输出信号，则进位输出信号RCO保持不变；保持不变；如如ET=0，不管，不管EP状态如何，状态如何，RCO都为低电平。都为低电平。清零清零 预置预置使能使能时钟时钟 预置数据输入预置数据输入输输 出出工作模式工作模式RDLDEP ETCPD3 D2 D1 D0Q3 Q2 Q1 Q0011110111 0 01 1

33、 d3 d2 d1 d0 0 0 0 0d3 d2 d1 d0保保 持持保保 持持计计 数数异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数EP ET2) 4位二进制同步可逆计数器位二进制同步可逆计数器74191(1)异步置数异步置数(2)保持保持(3)计数计数预置预置使能使能加加/ /减控制减控制时钟时钟预置数据输入预置数据输入输出输出工作工作模式模式LDEND/ CPD3 D2 D1 D0Q3 Q2 Q1 Q00111100 0 1 d3 d2 d1 d0 d3 d2 d1 d0保保 持持加法计数加法计数减法计数减法计数异步置数异步置数数据保持数据保持加法计

34、数加法计数减法计数减法计数74191的功能表的功能表另外，该电路还有最大另外，该电路还有最大/最小控制端最小控制端MAX/MIN和进和进位位/借位输出端借位输出端RCO。它们的逻辑表达式为。它们的逻辑表达式为MAX/MIN= (8-20)RCO= (8-21)即当加法计数计到最大值即当加法计数计到最大值1111时，时，MAX/MIN端输端输出出1，如果此时，如果此时CP=0，则，则RCO=0，发一个进位信，发一个进位信号；当减法计数计到最小值号；当减法计数计到最小值0000时，时，MAX/MIN端端也输出也输出 1。如果此时。如果此时CP=0，则，则RCO=0，发一个借，发一个借位信号。位信号

35、。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲 C0= C K0 =1 J0 =Q2K1 =1 J1 =1C1= Q0J2=Q0Q1K2 =1C2= C RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲 C0= C=0 K0 =1 J0 =Q2=1 K1 =1 J1 =1 C1= Q0=0J2=Q0Q1=0K2 =1C2= C=0 RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲计数脉冲011111 011111011111111111011101011111000010012010301141005000C1= Q0C12345Q

36、0Q1Q2二进制数二进制数Q3Q2Q1Q0脉冲数脉冲数(C)十进制数十进制数0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890RDQJKQF0QJKQF1C计数脉冲计数脉冲QJKQF2QJKQQ3F3Q2Q1Q0Q0Q1Q2Q3C123456789101)8421BCD码同步加法计数器码同步加法计数器74160 3. 3. 集成十进制计数器举例集成十进制计数器举例清零清零预置预置使使 能能时钟时钟预置数据输入预置数据输入输出输出工作模式工作模式R

37、DLDEP ETCPD3 D2 D1 D0Q3 Q2 Q1 Q0011110111 0 01 1 d3 d2 d1 d0 0 0 0 0 d3 d2 d1 d0 保持保持 保持保持十进制计数十进制计数异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数74160的功能表的功能表Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0输输 入入输输 出出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为有任一为“0”有任一为

38、有任一为“0” 输入计输入计数脉冲数脉冲十分频输出十分频输出(进位输出进位输出)计数状态计数状态计数器输出计数器输出S91NCT74LS290S92Q2Q1NUCCR01R02C0C1Q0Q3地地17814S92S91Q3Q0Q2Q1R01R02C1C0Q1Q2Q3Q0C1 2 3 4 5 6 7 8 9 10工作波形工作波形S92S91Q0Q3Q1Q2R01R02C1C0S92S91Q3Q0Q2Q1R01R02C1C0五进制输出五进制输出计数脉计数脉冲输入冲输入C12345Q1Q2Q3工作波形工作波形Q3Q2Q1Q00123456789100 0 0 00 0 0 10 0 1 00 0 1

39、 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890例：六进制计数器例：六进制计数器Q3Q2Q1Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0六六种种状状态态1111S92S91Q3Q0Q2Q1R01R02C1C0计数器清零计数器清零S92S91Q3Q0Q2Q1R01R02C1C0计数器清零计数器清零&.11689UCC1Q21Q11RD1Q01Q3地地1C02Q32Q22Q12Q02RD2C02C11C

40、11Q31Q01Q21Q11RD1C11C0计数计数脉冲脉冲2Q32Q02Q22Q12RD2C12C0十位十位个位个位&1.1.计数器的级联计数器的级联两个模两个模N N 计数器级联，可实现计数器级联，可实现N NN N 的计数器。的计数器。1)1)同步级联同步级联8.4.3 集成计数器的应用集成计数器的应用2)2)异步级联异步级联有的集成计数器没有进位有的集成计数器没有进位/ /借位输出端，这时可根借位输出端，这时可根据具体情况，用计数器的输出信号据具体情况，用计数器的输出信号Q Q3 3、Q Q2 2、Q Q1 1、Q Q0 0产生一个进位产生一个进位/ /借位。借位。可用现有的二

41、进制或十进制计数器，利用其清零可用现有的二进制或十进制计数器，利用其清零端或预置数端，外加适当的门电路连接而成。端或预置数端，外加适当的门电路连接而成。1)1)异步清零法异步清零法异步清零法适用于具有异步清零端的集成计数器异步清零法适用于具有异步清零端的集成计数器2.2.任意进制计数器的组成任意进制计数器的组成2)同步清零法同步清零法同步清零法适用于具有同步清零端的集成同步清零法适用于具有同步清零端的集成计数器。计数器。 异步预置数法异步预置数法异步预置数法适用于具有异步预置端的集成异步预置数法适用于具有异步预置端的集成计数器。计数器。 同步预置数法适用于具有同步预置端同步预置数法适用于具有同

42、步预置端的集成计数器。综上所述，改变集成计数的集成计数器。综上所述，改变集成计数器的模可用清零法和预置数法。器的模可用清零法和预置数法。 清零法比较简单，预置数法比较灵活。清零法比较简单，预置数法比较灵活。但不管用哪种方法，都应首先搞清所用集但不管用哪种方法，都应首先搞清所用集成组件的清零端或预置端是异步还是同步成组件的清零端或预置端是异步还是同步工作方式，根据不同的工作方式选择合适工作方式，根据不同的工作方式选择合适的清零信号或预置信号。的清零信号或预置信号。4)同步预置数法同步预置数法3. 分频器的组成分频器的组成模模N N 计数器进位输出端输出脉冲的频率是计数器进位输出端输出脉冲的频率是

43、输入脉冲频率的输入脉冲频率的1/1/N N，因此可用模，因此可用模N N 计数器计数器组成组成 N N 分频器。分频器。4. 序列信号发生器的组成序列信号发生器的组成序列信号是在时钟脉冲作用下产生的一串序列信号是在时钟脉冲作用下产生的一串周期性的二进制信号。周期性的二进制信号。8.5 8.5 数码寄存器与移位寄存器数码寄存器与移位寄存器8.5.1数码寄存器8.5.2移位寄存器8.5.3集成移位寄存器8.5.4移位寄存器构成的移位型计数器 按功能分按功能分清零清零寄存指令寄存指令RD.QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q3000011011101触发器状态不变触

44、发器状态不变RDSDd3RDSDd2RDSDd1RDSDd010清零清零1100&Q0&Q1&Q2&Q31100&QQQQ0000001110101111清零清零D1移位脉冲移位脉冲23410111QQ3Q1Q2RD000000010011101110111 1QJKF0Q1QJKF2QJKF1QJKF3QQQ从高位向低从高位向低位依次输入位依次输入111010110011000输出输出清零清零D10111QQ3Q1Q2RD10111 1QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲移位脉冲786左移寄存器波形图左移寄存器波形图123456

45、78C111111DQ0Q3Q2Q1111待存待存数据数据01110001123移位脉冲移位脉冲Q2 Q1 Q0移位过程移位过程Q3寄寄 存存 数数 码码 D001110000清清 零零110左移一位左移一位001011左移二位左移二位01011左移三位左移三位10114左移四位左移四位101并并 行行 输输 出出动画动画1清零清零0DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3DDCF3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F

46、1F0d既能左移也能右移。既能左移也能右移。DQ2DQ1DQ01&111&1&.RDCS左移输入左移输入 待输数据由待输数据由 低位至高低位至高 位依次输入位依次输入待输数据由待输数据由高位至低位高位至低位依次输入依次输入101右移输入右移输入移位控制端移位控制端000000&010动画动画右移右移串行串行输入输入左移左移串行串行输入输入UCCQ0Q1Q2Q3S1S0 C16151413121110913456782D0D1D2D3DSRDSL RDGNDCT74LS194并行输入并行输入011110 00 11 01 1直接清零直接清零(异步异步)保保 持持右

47、移右移(从从Q0向右移动向右移动)左移左移(从从Q3向左移动向左移动)并行输入并行输入 RD CS1 S0功功 能能 UCCQ0Q1Q2Q3S1S0 C161514131211109CT74LS19413456782D0D1D2D3DSRDSL RDGND8.5.3 8.5.3 集成移位寄存器集成移位寄存器741947419474194的功能的功能(1)异步清零。异步清零。 当当RD=0时即刻清零，与其他输入状态及时即刻清零，与其他输入状态及CP无关。无关。(2)S1、S0是控制输入。是控制输入。 当当RD=1时时74194有如下有如下4种工作方式。种工作方式。当当S1S0=00时，不论有无时

48、，不论有无CP到来，各触发器状态到来，各触发器状态不变，为保持工作状态。不变，为保持工作状态。当当S1S0=01时，在时，在CP的上升沿作用下，实现右移的上升沿作用下，实现右移(上移上移)操作，流向是操作，流向是SRQ0Q1Q2Q3。当当S1S0=10时，在时，在CP的上升沿作用下，实现左移的上升沿作用下，实现左移(下移下移)操作，流向是操作，流向是SLQ3Q2Q1Q0。当当S1S0=11时，在时，在CP的上升沿作用下，实现置数的上升沿作用下，实现置数操作，操作，D0Q0，D1Q1，D2Q2，D3Q3。74194的功能表的功能表 8.5.4 移位寄存器构成的移位型计数器移位寄存器构成的移位型计

49、数器1. 环形计数器环形计数器 当正脉冲启动信号当正脉冲启动信号STARTSTART到来时，使到来时，使S S1 1S S0 0=11=11，从而不论移位寄存器从而不论移位寄存器7419474194的原状态如何，在的原状态如何，在CPCP作作用下总是执行置数操作使用下总是执行置数操作使Q Q0 0Q Q1 1Q Q2 2Q Q3 3=1000=1000。 当当STARTSTART由由1 1变变0 0之后，之后，S S1 1S S0 0=01=01，在，在CPCP作用下移作用下移位寄存器进行右移操作。在第位寄存器进行右移操作。在第4 4个个CPCP到来之前，到来之前，Q Q0 0Q Q1 1Q

50、Q2 2Q Q3 3=0001=0001。这样在第。这样在第4 4个个CPCP到来时，由于到来时，由于D DSRSR= =Q Q3 3=1=1，故在此，故在此CPCP作用下，作用下，Q Q0 0Q Q1 1Q Q2 2Q Q3 3=1000=1000。 模模4 4计数器计数器 环形计数器的电路十分简单，环形计数器的电路十分简单，N N 位移位移位寄存器可以计位寄存器可以计N N个数，实现模个数，实现模N N计数器，计数器，且状态为且状态为1 1的输出端的序号即代表收到的计的输出端的序号即代表收到的计数脉冲的个数，通常不需要任何译码电路。数脉冲的个数，通常不需要任何译码电路。 为了增加有效计数状

51、态，扩大计数器为了增加有效计数状态，扩大计数器的模，将上述接成右移寄存器的的模，将上述接成右移寄存器的7419474194的末的末级输出级输出Q Q3 3反相后，接到串行输入端反相后，接到串行输入端D DSRSR，这，这就构成了扭环形计数器。就构成了扭环形计数器。 该电路有该电路有8 8个计数状态，为模个计数状态，为模8 8计数器。计数器。一般来说，只需将末级输出反相后，接到一般来说，只需将末级输出反相后，接到串行输入端，串行输入端，N N位移位寄存器就可以组成模位移位寄存器就可以组成模2 2N N的扭环形计数器。的扭环形计数器。2.2.扭环形计数器扭环形计数器8.6 8.6 集成集成5555

52、55定时器定时器8.6.18.6.1定时器的电路结构与工作原理定时器的电路结构与工作原理8.6.28.6.2施密特触发器施密特触发器8.6.38.6.3多谐振荡器多谐振荡器8.6.48.6.4单稳态触发器单稳态触发器8.6.1 定时器的电路结构与工作原理VAVBUCC调转调转地地+C1+C2QQRDSD5K5K5KT52/3 UCC2/3 UCC1/3 UCC011/3 UCC112/3 UCC2/3 UCCRD=1SD=0.uCR1R2.+C充电充电C放电放电12/3 UCC01101Q=0导通导通1(地地)uCR1ui+C1+C2QQRDSD5K5K5KVAVB T1348(复位端复位端)

53、uO65271101Q=1截止截止02/3 UCC1010Q=1010 110Q=0+UCC48562713.0.01FuCCuiuoRuituCtuOt(1/3UCC)Q=0Q=1T导通，导通，C通过通过T放放电电,uC 0接通电源接通电源RD=0SD=1保持保持“0”态态RD=1SD=1上升到上升到2/3 UCCuituCtuOt暂稳态暂稳态tptp=RC ln3=1.1RC+UCC48562713.0.01FuCCuiuO2/3UCCRD=1SD=0Q=1Q=0T截止截止C充电充电RD=0SD=1Q=0Q=1因此暂稳态的长短因此暂稳态的长短取决于取决于RC时间常数时间常数R ui为0单稳

54、态触发器的应用单稳态触发器的应用 1) 1) 延时与定时延时与定时2)2)整形整形 单稳态触发器能够把不规则的输入信号单稳态触发器能够把不规则的输入信号v vI I，整形成为幅度和宽度都相同的标准矩形脉冲整形成为幅度和宽度都相同的标准矩形脉冲v vO O。 v vO O的幅度取决于单稳态电路输出的高、低电的幅度取决于单稳态电路输出的高、低电平，宽度平，宽度t tW W决定于暂稳态时间。决定于暂稳态时间。 3)3)触摸定时控制开关触摸定时控制开关4)4)触摸、声控双功能延时灯触摸、声控双功能延时灯&uiuBuAuouituBtuotuAt短时用照明灯短时用照明灯48162357uouiU

55、CCSRCuituottp1.1.基本思路基本思路 计时精确到计时精确到0.01s0.01s，即对周期为，即对周期为0.01s0.01s的矩形的矩形波进行计数，可利用所学过的波进行计数，可利用所学过的555555多谐振荡器产生多谐振荡器产生所需矩形波。所需矩形波。 将计数时间以数字形式显示出来，则需设计计将计数时间以数字形式显示出来，则需设计计数显示电路，将数显示电路，将0.01s0.01s、0.1s0.1s、1s1s、1min(60s)1min(60s)的计的计数脉冲输入对应的数脉冲输入对应的0.01s0.01s、0.1s0.1s、1s1s、1min(60s)1min(60s)计计数器，再将

56、计数结果经相应的七段译码器译码，送数器，再将计数结果经相应的七段译码器译码，送到数码显示管显示。其中，到数码显示管显示。其中，0.01s0.01s、0.1s0.1s、秒、分、秒、分的个位要用十进制计数，秒的十位要用六进制计数的个位要用十进制计数，秒的十位要用六进制计数器。器。8.7 电子秒表的设计过程电子秒表的设计过程 利用启动开关和停止开关控制触发器产利用启动开关和停止开关控制触发器产生启动生启动/ /停止信号，控制停止信号，控制0.01s0.01s计数器的输入计数器的输入端有无计数脉冲输入。端有无计数脉冲输入。 当复位后，按下启动按钮，则开始计时；当复位后，按下启动按钮，则开始计时； 当按下停止按钮的，当按下停止按钮的，0.01s0.01s的输入端无计数的输入端无计数脉冲输入。脉冲输入。 当按下复位按钮时，将所有计数器都复位。当按下复位按钮时，将所有计数器都复位。2.2.控制电路控制电路 由于是通过由于是通过555555多谐振荡器产生计数脉冲多谐振荡器产生计数脉冲的，电源的稳定性影响着振荡器的输出频率的的，电源的稳定性影响着振荡器的输出频率的精确性，所以电源电路要保证工作在精确性，所以电源电路要保证工作在5V5V稳压。稳压。 (1)(1)