计算机组成原理第十章控制单元设计

1、第十章第十章 控制单元的设计控制单元的设计10.1 组合逻辑设计组合逻辑设计10.2 微程序设计微程序设计一、组合逻辑控制单元框图一、组合逻辑控制单元框图1. . CU CU 外特性外特性IR节拍发生器节拍发生器CUT0T1TnCLK（机器主频）（机器主频）标志标志0 12n-1C0C1Cn操作码译码操作码译码n 位操作码位操作码 2. .节拍信号节拍信号CLKT0T1T2T3时钟周期时钟周期机器周期机器周期机器周期机器周期T0T1T2T3T0T1T2T34计数逻辑计数器计数器38译码器译码器ABcy2cy1cy3cy4B Acy1 cy2 cy3 cy40 01 0 0 00 10 1 0

2、01 00 0 1 01 10 0 0 1二二. .微操作的节拍安排微操作的节拍安排采用采用 同步控制方式同步控制方式CPU 内部结构采用非总线方式内部结构采用非总线方式一个一个 机器周期机器周期 内有内有 3 个节拍（时钟周期）个节拍（时钟周期） M D RPC M A RIRACCU时钟时钟ALUC1C2C5C9C0C10C3C7C4C6C12C11C8控制信号控制信号标志标志控制控制信号信号1. 安排微操作时序的原则安排微操作时序的原则原则一原则一 微操作的微操作的 先后顺序不得先后顺序不得 随意随意 更改更改原则二原则二 被控对象不同被控对象不同 的微操作的微操作 尽量安排在尽量安排在

3、 一个节拍一个节拍 内完成内完成原则三原则三 占用占用 时间较短时间较短 的微操作的微操作 尽量尽量 安排在安排在 一个节拍一个节拍 内完成内完成 并并允许有先后顺序允许有先后顺序2. 取指周期取指周期 微操作的微操作的 节拍安排节拍安排PC MARM ( MAR ) MDRMDR IR( PC ) + 1 PC原则二原则二原则二原则二原则三原则三3. 间址周期间址周期 微操作的微操作的 节拍安排节拍安排M ( MAR ) MDRMDR Ad（IR）T0T1T2T0T1T21 ROP ( IR ) IDAd ( IR ) MAR1 R4. 执行周期执行周期 微操作的微操作的 节拍安排节拍安排

4、CLA COM SHRT0T1T2T0T1T2T0T1T2AC0 AC0L ( AC ) R ( AC )0 ACAC AC CSL STP ADD X STA XR ( AC ) L ( AC )AC0 ACnT0T1T20 GT0T1T2T0T1T2T0T1T2Ad ( IR ) MARM ( MAR ) MDR ( AC ) + ( MDR ) ACAd ( IR ) MARAC MDRMDR M ( MAR )1 R1 W LDA X JMP X BAN XT0T1T2Ad ( IR ) MARM ( MAR ) MDRMDR ACT0T1T2T0T1T2Ad ( IR ) PC1 R

5、A0 Ad ( IR ) + A0 PC PC5. 中断周期中断周期 微操作的微操作的 节拍安排节拍安排T0T1T20 MARPC MDRMDR M ( MAR )硬件关中断硬件关中断向量地址向量地址 PC中断隐指令完成中断隐指令完成1 W三、组合逻辑设计步骤三、组合逻辑设计步骤1. 列出操作时间表列出操作时间表T2T1T0 FE取指取指 JMPLDASATADDCOMCLA微操作命令信号微操作命令信号状态状态条件条件节拍节拍工作工作周期周期标记标记PC MAR1 RM(MAR) MDR ( PC ) +1 PCMDR IROP( IR ) ID1 IND1 EXII间址特征间址特征三、组合逻

6、辑设计步骤三、组合逻辑设计步骤1. 列出操作时间表列出操作时间表T2T1T0 IND 间址间址JMPLDASATADDCOMCLA微操作命令信号微操作命令信号状态状态条件条件节拍节拍工作工作周期周期标记标记Ad (IR) MAR1 RM(MAR) MDR MDR Ad (IR)1 EXIND间址周期标志间址周期标志T2T1T0 EX执行执行 JMPLDASATADDCOMCLA微操作命令信号微操作命令信号状态状态条件条件节拍节拍工作工作周期周期标记标记Ad (IR) MAR1 RM(MAR) MDR AC MDR(AC)+(MDR) ACMDR M(MAR) MDR AC0 AC三、组合逻辑设

7、计步骤三、组合逻辑设计步骤1. 列出操作时间表列出操作时间表1 W三、组合逻辑设计步骤三、组合逻辑设计步骤1. 列出操作时间表列出操作时间表T2T1T0 FE取指取指 JMPLDASATADDCOMCLA微操作命令信号微操作命令信号状态状态条件条件节拍节拍工作工作周期周期标记标记PC MAR1 RM(MAR) MDR ( PC ) +1 PCMDR IROP( IR ) ID1 IND1 EXII1111111111111111111111111111111111111111111111三、组合逻辑设计步骤三、组合逻辑设计步骤1. 列出操作时间表列出操作时间表T2T1T0 IND 间址间址JM

8、PLDASATADDCOMCLA微操作命令信号微操作命令信号状态状态条件条件节拍节拍工作工作周期周期标记标记Ad (IR) MAR1 RM(MAR) MDR MDR Ad (IR)1 EXIND11111111111111111111三、组合逻辑设计步骤三、组合逻辑设计步骤1. 列出操作时间表列出操作时间表T2T1T0 EX执行执行 JMPLDASATADDCOMCLA微操作命令信号微操作命令信号状态状态条件条件节拍节拍工作工作周期周期标记标记Ad (IR) MAR1 RM(MAR) MDR AC MDR(AC)+(MDR) ACMDR M(MAR) MDR AC0 AC1 W11111111

9、111112. 写出微操作命令的最简表达式写出微操作命令的最简表达式= FE T1 + IND T1 ( ADD + STA + LDA + JMP + BAN ) + EX T1 ( ADD +LDA )M ( MAR ) MDR= T1 FE + IND ( ADD + STA + LDA + JMP + BAN ) + EX ( ADD +LDA ) 3. 画出逻辑图画出逻辑图特点特点 思路清晰思路清晰 简单明了简单明了 庞杂庞杂 调试困难调试困难 修改困难修改困难 速度快速度快&11&FEINDEXLDAADDJMPBANSTAT1M ( MAR) MDR（RISC）&一、微程序设计思

10、想的产生一、微程序设计思想的产生1951 英国剑桥大学教授英国剑桥大学教授 Wilkes 完成完成一条机器指令一条机器指令微操作命令微操作命令 1微操作命令微操作命令 2微操作命令微操作命令 n微指令微指令 110100000微指令微指令 n微程序微程序00010010存储逻辑存储逻辑一条机器指令对应一个微程序一条机器指令对应一个微程序存入存入 ROM二、微程序控制单元框图及工作原理二、微程序控制单元框图及工作原理1. 机器指令对应的微程序机器指令对应的微程序M+1MM+2P+1KK+2PP+2K+1取指周期微程序取指周期微程序对应对应 LDA 操作的微程序操作的微程序对应对应 STA 操作的

11、微程序操作的微程序间址周期微程序间址周期微程序中断周期微程序中断周期微程序2. 微程序控制单元的基本框图微程序控制单元的基本框图 微地址微地址 形成部件形成部件顺序逻辑顺序逻辑CMAR地址译码地址译码控制存储器控制存储器标志标志CLK下地址下地址CMDR至至 CPU 内部和系统总线的控制信号内部和系统总线的控制信号 OPIR操作控制操作控制顺序控制顺序控制微指令基本格式微指令基本格式二、微程序控制单元框图及工作原理二、微程序控制单元框图及工作原理M+1MM+2P+1KK+2PP+2K+1取指周期取指周期 微程序微程序对应对应 LDA 操作的微程序操作的微程序对应对应 STA 操作的微程序操作的

12、微程序间址周期间址周期 微程序微程序中断周期中断周期 微程序微程序M+1M+2P+1P+2K+1K+2MM转执行周期微程序转执行周期微程序转取指周期微程序转取指周期微程序3. 工作原理工作原理控存控存M+1MM+2P+1QQ+2PP+2Q+1取指周期取指周期 微程序微程序对应对应 LDA 操操作的微程序作的微程序对应对应 ADD 操操作的微程序作的微程序Q+1Q+2MM+1M+2P+1P+2M对应对应 STA 操操作的微程序作的微程序K+1K+2MKK+2K+1LDA XADD YSTA Z主存主存STP用户程序用户程序3. 工作原理工作原理(1) 取指阶段取指阶段M CMARCM ( CMA

13、R ) CMDR由由 CMDR 发命令发命令形成下条微指令地址形成下条微指令地址Ad (CMDR ) CMARCM (CMAR ) CMDR由由 CMDR 发命令发命令Ad (CMDR ) CMARCM (CMAR ) CMDR由由 CMDR 发命令发命令M + + 1M + + 2PC MAR1 RM ( MAR ) MDR( PC ) + + 1 PCMDR IR0 0 1 0 0 0 0M + + 21 0 0 0 0 1M+ +1M0 1 0 0 1 0M+ +2M + + 1形成下条微指令地址形成下条微指令地址执行取指微程序执行取指微程序(2) 执行阶段执行阶段CM ( CMAR )

14、 CMDR由由 CMDR 发命令发命令Ad (CMDR ) CMARCM (CMAR ) CMDR由由 CMDR 发命令发命令Ad (CMDR ) CMARCM (CMAR ) CMDR由由 CMDR 发命令发命令OP ( IR ) 微地址形成部件微地址形成部件 CMAR( P CMAR )Ad (CMDR ) CMARAd ( IR ) MAR1 RM ( MAR ) MDRMDR AC0 0 0 0 0 0 1 0P + + 2 M执行执行 LDA 微程序微程序 形成下条微指令地址形成下条微指令地址 P + + 1形成下条微指令地址形成下条微指令地址 P + + 2形成下条微指令地址形成下

15、条微指令地址 M( M CMAR )0 1 0 0 0P+ +2P + + 10 0 0 1 0 0 1P+ +1P(3) 取指阶段取指阶段CM ( CMAR ) CMDR由由 CMDR 发命令发命令M CMAR PC MAR1 R1 0 0 0 0 1M+ +1M全部微指令存在全部微指令存在 CM 中中，程序执行过程中，程序执行过程中 只需读出只需读出关键关键 微指令的微指令的 操作控制字段如何形成微操作命令操作控制字段如何形成微操作命令 微指令的微指令的 后继地址如何形成后继地址如何形成执行取指微程序执行取指微程序三、微指令的编码方式（控制方式）三、微指令的编码方式（控制方式）1. 直接编

16、码（直接控制）方式直接编码（直接控制）方式 在微指令的操作控制字段中在微指令的操作控制字段中 每一位代表一个微操作命令每一位代表一个微操作命令速度最快速度最快下地址下地址控制信号控制信号操作控制操作控制某位为某位为 “1” 表示该控制信号有效表示该控制信号有效2. 字段直接编码方式字段直接编码方式将微指令的控制字段分成若干将微指令的控制字段分成若干 “段段”每段经译码后发出控制信号每段经译码后发出控制信号每个字段中的命令是每个字段中的命令是 互斥互斥 的的译码译码译码译码译码译码下地址下地址操作控制操作控制控制信号控制信号缩短缩短 了微指令了微指令 字长字长，增加增加 了译码了译码 时间时间微

17、程序执行速度较慢微程序执行速度较慢3. 字段间接编码方式字段间接编码方式4. 混合编码混合编码直接编码和字段编码（直接和间接）混合使用直接编码和字段编码（直接和间接）混合使用5. 其他其他字段字段 1字段字段 2译码译码译码译码译码译码操作控制操作控制控制信号控制信号字段字段 n 下地址下地址控制信号控制信号四、微地址形成四、微地址形成1、公操作入口地址、公操作入口地址取址阶段第一条微指令的地址取址阶段第一条微指令的地址存入存入0号或号或1号单元号单元2、初始微地址的形成、初始微地址的形成公操作后第一条微指令的地址公操作后第一条微指令的地址与操作码有关与操作码有关 微地址微地址=OPC(常数常

18、数)例如：例如： ADD 001 SUB 010 INC 011 DEC 100 若常数若常数C选选000，则，则ADD指令初始微地址指令初始微地址=001000B二级功能转移法二级功能转移法微地址不但与操作码有关，还与操作码的类型有关微地址不但与操作码有关，还与操作码的类型有关例如：例如：指令系统指令系统算术指令算术指令001逻辑指令逻辑指令010转移转移0指令指令110ADD 001MUL 110若常数取若常数取0000，则，则ADD 微指令的地址微指令的地址=00100100003、后继微地址形成、后继微地址形成增量计数器法增量计数器法CMAR=CMAR+1分支转移分支转移 转移地址转移

19、地址操作控制字段操作控制字段 转移方式转移方式转移方式转移方式 指明判别条件指明判别条件转移地址转移地址 指明转移成功后的去向指明转移成功后的去向4. 后继微指令地址形成方式原理图后继微指令地址形成方式原理图 多路选择多路选择地址地址选择选择+ + 1CMAR地址译码地址译码下地址下地址转移方式转移方式CMDR控制存储器控制存储器控制信号控制信号 分支分支 逻辑逻辑标志标志微程序入口微程序入口OPIR 微地址微地址 形成部件形成部件五、微指令格式五、微指令格式1. 水平型微指令水平型微指令如如 直接编码、字段直接编码、字段间接编码、直接编码、字段直接编码、字段间接编码、 直接和字段混合编码直接

20、和字段混合编码2. 垂直型微指令垂直型微指令类似机器指令操作码类似机器指令操作码 的方式的方式一次能定义并执行多个并行操作一次能定义并执行多个并行操作由微操作码字段规定微指令的功能由微操作码字段规定微指令的功能3. 两种微指令格式的比较两种微指令格式的比较(1) 水平型微指令比垂直型微指令水平型微指令比垂直型微指令 并行操作能力强并行操作能力强 灵活性强灵活性强(2) 水平型微指令执行一条机器指令所要的水平型微指令执行一条机器指令所要的 微指令微指令 数目少，速度快数目少，速度快(3) 水平型微指令水平型微指令 用较短的微程序结构换取较长的用较短的微程序结构换取较长的 微指令结构微指令结构(4

21、) 水平型微指令与机器指令水平型微指令与机器指令 差别大差别大六、静态微程序设计和动态微程序设计六、静态微程序设计和动态微程序设计静态静态 微程序无需改变，采用微程序无需改变，采用 ROM动态动态 通过通过 改变微指令改变微指令 和和 微程序微程序 改变机器指令改变机器指令 有利于仿真，采用有利于仿真，采用 EPROM七、毫微程序设计七、毫微程序设计1. 毫微程序设计的基本概念毫微程序设计的基本概念微程序设计微程序设计 用用 微程序解释机器指令微程序解释机器指令毫微程序设计毫微程序设计 用用 毫微程序解释微程序毫微程序解释微程序毫微指令与微指令毫微指令与微指令 的关系好比的关系好比 微指令与机

22、器指令微指令与机器指令 的关系的关系2、毫微程序控制存储器的基本组成毫微程序控制存储器的基本组成 控制存储器控制存储器 （微程序）（微程序）CMAR1MOPOP转移地址转移地址垂直型垂直型微指令微指令IR+ + 1CMDR1CMAR2 控制存储器控制存储器（毫微程序）（毫微程序）水平型微指令水平型微指令控制信号控制信号CMDR2八、串行微程序控制和并行微程序控制八、串行微程序控制和并行微程序控制取第取第 i+1 条微指令条微指令执行第执行第 i 条微指令条微指令取第取第 i 条微指令条微指令执行第执行第 i+1 条微指令条微指令执行第执行第 i 条微指令条微指令取第取第 i 条微指令条微指令取

23、第取第 i+1 条微指令条微指令 执行第执行第 i+1 条微指令条微指令取第取第 i+2 条微指令条微指令 执行第执行第 i+2 条微指令条微指令串行串行 微程序控制微程序控制并行并行 微程序控制微程序控制1. 写出对应机器指令的微操作及节拍安排写出对应机器指令的微操作及节拍安排假设假设 CPU 结构与组合逻辑相同结构与组合逻辑相同(1) 取指阶段微操作分析取指阶段微操作分析T0T1T2PC MARM ( MAR ) MDR( PC ) + 1 PCMDR IROP ( IR ) 微地址形成部件微地址形成部件九、微程序设计举例九、微程序设计举例1 R若一个若一个 T 内安排一条微指令内安排一条

24、微指令则取指操作需则取指操作需 3 条微指令条微指令3 条微指令条微指令Ad ( CMDR ) CMAROP ( IR ) 微地址形成部件微地址形成部件 CMAR还需考虑还需考虑 如何读出如何读出 这这 3 条微指令条微指令 ?(2) 取指阶段的微操作及节拍安排取指阶段的微操作及节拍安排考虑到需要考虑到需要 形成后继微指令的地址形成后继微指令的地址T0T1T2T3T4T51R( PC )+1PCOP ( IR )微地址形成部件微地址形成部件MARPCCMARAd ( CMDR )MDRM ( MAR )CMARAd ( CMDR )IRMDRCMAROP ( IR )(3) 执行阶段的微操作及

25、节拍安排执行阶段的微操作及节拍安排考虑到需形成后继微指令的地址考虑到需形成后继微指令的地址取指微程序的入口地址取指微程序的入口地址 M由微指令下地址字段指出由微指令下地址字段指出 非访存指令非访存指令 CLA 指令指令T0T1 COM 指令指令T0T1Ad ( CMDR )CMARACACCMARAd ( CMDR )AC0 CSL 指令指令T0T1 STP 指令指令T1Ad ( CMDR )CMARAC0ACnT0CMARAd ( CMDR )G0L ( AC )R ( AC ) SHR 指令指令T0T1AC0AC0R ( AC )L ( AC )CMARAd ( CMDR ) 访存指令访存

26、指令 ADD 指令指令T0T1T2T3T4T5Ad ( IR )MARAd ( CMDR )CMARM ( MAR )MDRAd ( CMDR )CMAR( AC ) + ( MDR )ACAd ( CMDR )CMAR1R STA 指令指令T0T1T2T3T4T5Ad (IR)MARAd ( CMDR )CMARACMDRAd ( CMDR )CMARMDRM(MAR)Ad ( CMDR )CMAR1W LDA 指令指令T0T1T2T3T4T5Ad ( IR )MARAd ( CMDR )CMARM ( MAR )MDRAd ( CMDR )CMARMDRACAd ( CMDR )CMAR1

27、R全部微操作全部微操作 20个个微指令微指令 38条条 转移类指令转移类指令 JMP 指令指令T0T1Ad ( IR)PCAd ( CMDR )CMAR BAN 指令指令T0T1Ad ( CMDR )CMARA0 Ad ( IR ) + A0 ( PC )PC2. 确定微指令格式确定微指令格式(1) 微指令的编码方式微指令的编码方式(2) 后继微指令的地址形成方式后继微指令的地址形成方式采用直接控制采用直接控制由机器指令的操作码通过微地址形成部件形成由机器指令的操作码通过微地址形成部件形成由微指令的下地址字段直接给出由微指令的下地址字段直接给出(3) 微指令字长微指令字长由由 20 个微操作个

28、微操作确定确定 操作控制字段操作控制字段 最少最少 20 位位由由 38 条微指令条微指令确定微指令的确定微指令的 下地址字段下地址字段 为为 6 位位微指令字长微指令字长 可取可取 20 6 26 位位(4) 微指令字长的确定微指令字长的确定1 条条18 条条38 条微指令中有条微指令中有 19 条条是关于后继微指令地址是关于后继微指令地址CMAROP ( IR )CMARAd ( CMDR )CMAR其中其中若用若用 Ad ( CMDR ) 直接送控存地址线直接送控存地址线则则 省去了打入省去了打入 CMAR 的时间，省去了的时间，省去了 CMAR同理同理OP ( IR )微地址形成部件微

29、地址形成部件 控存地址线控存地址线可省去可省去 19 条微指令，条微指令，2 个微操作个微操作 38 19 19 下地址字段最少取下地址字段最少取 5 位位 20 2 18操作控制字段最少取操作控制字段最少取 18 位位18位位考虑留有一定的余量考虑留有一定的余量取操作控制字段取操作控制字段下地址字段下地址字段5位位共共30位位(6) 定义微指令操作控制字段每一位的微操作定义微指令操作控制字段每一位的微操作0 1 2 23 24 29 24位位6位位多路选择多路选择OPIR下地址下地址控制存储器控制存储器CMDR控制信号控制信号 微地址微地址 形成部件形成部件(5) 省去了省去了 CMAR 的

30、控制存储器的控制存储器3. 编写微指令码点编写微指令码点1116LDA12111ADD11004COM03CLA111011100 微指令微指令 地址地址(八进制八进制) 微程序微程序 名称名称1100 1 10000 0 00100 0 10000 0 00000 0 00000 1 0微指令（二进制代码微指令（二进制代码）操作控制字段操作控制字段下地址字段下地址字段1170010 0 0取指取指0220 000 0 100100 1 00000 0 0272625242310432129280 150（一）单项选择题（一）单项选择题1.微程序控制器中，机器指令与微指令的关系是微程序控制器中

31、，机器指令与微指令的关系是 B 。 A. 每一条机器指令由一条微指令来执行每一条机器指令由一条微指令来执行B. 每一条机器指令由一段微指令编写的微程序来解释执行每一条机器指令由一段微指令编写的微程序来解释执行C. 每一条机器指令组成的程序可由一条微指令来执行每一条机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成一条微指令由若干条机器指令组成2.由于由于CPU内部的操作速度较快，而内部的操作速度较快，而CPU访问一次主存所花访问一次主存所花的时间较长，因此机器周期通常用的时间较长，因此机器周期通常用 A 来规定。来规定。 A. 主存中读取一个指令字的最短时间主存中读取一

32、个指令字的最短时间 B. 主存中读取一个数据字的最长时间主存中读取一个数据字的最长时间 C. 主存中写入一个数据字的平均时间主存中写入一个数据字的平均时间 D. 主存中读取一个数据字的平均时间主存中读取一个数据字的平均时间 3.在计算机系统中表征系统运行时序状态的部件是在计算机系统中表征系统运行时序状态的部件是 D 。A. 程序计数器程序计数器 B. 累加计数器累加计数器 C. 中断计数器中断计数器 D. 程序状态字程序状态字514计算机操作的最小时间单位是（计算机操作的最小时间单位是（ A ）。）。A. 时钟周期时钟周期 B指令周期指令周期 C. CPU周期周期 D. 微指令周期微指令周期5

33、程序状态字寄存器用来存放（程序状态字寄存器用来存放（ D ）。）。A算术运算结果算术运算结果B逻辑运算结果逻辑运算结果C运算类型运算类型 D算术、逻辑运算及测试指令的结果状态算术、逻辑运算及测试指令的结果状态6.硬布线控制器是一种（硬布线控制器是一种（A）控制器。）控制器。A组合逻辑组合逻辑B时序逻辑时序逻辑C存储逻辑存储逻辑D同步逻辑同步逻辑7组合逻辑控制器中，微操作信号的形成主要与（组合逻辑控制器中，微操作信号的形成主要与（B）信号）信号有关。有关。A指令操作码和地址码指令操作码和地址码B指令译码信号和时钟指令译码信号和时钟C操作码和条件码操作码和条件码D状态信号和条件状态信号和条件8.

34、某寄存器中的值有时是地址，有时是数据，这只有计算机的（某寄存器中的值有时是地址，有时是数据，这只有计算机的（C）才能识别它。）才能识别它。A译码器译码器B判断程序判断程序C指令指令 D时序信号时序信号529. 下列部件中不属于执行部件的是（下列部件中不属于执行部件的是（ A ）。）。A. 控制器控制器 B. 存储器存储器 C. 运算器运算器 D. 外围设备外围设备10微程序控制器中，微程序的入口地址是由（微程序控制器中，微程序的入口地址是由（C） 形成形成的。的。A. 机器指令的地址码字段机器指令的地址码字段 B. 微指令的微地址码字段微指令的微地址码字段C. 机器指令的操作码字段机器指令的操

35、作码字段 D. 微指令的微操作码字段微指令的微操作码字段11用用PLA可编程器件设计的操作控制器称为可编程器件设计的操作控制器称为PLA控制器。从技控制器。从技术实现的途径来说，术实现的途径来说，PLA控制器是一种（控制器是一种（B） 。A.用存储逻辑技术设计的控制器用存储逻辑技术设计的控制器B. 用组合逻辑技术设计的控制器用组合逻辑技术设计的控制器C.用微程序技术设计的控制器用微程序技术设计的控制器 D. 都不是都不是12有关运算器的描述，（有关运算器的描述，（C）是正确的。）是正确的。A. 只做加法只做加法 B. 只做算术运算只做算术运算C. 既做算术运算又做逻辑运算既做算术运算又做逻辑运

36、算 D. 只做逻辑运只做逻辑运13在微程序控制中在微程序控制中,把操作控制信号编成把操作控制信号编成(A)。A. 微指令微指令 B. 微地址微地址 C. 操作码操作码 D. 程序程序5314微地址是指微指令的微地址是指微指令的(D)。A. 在主存的存储位置在主存的存储位置B. 在堆栈的存储位置在堆栈的存储位置C. 在磁盘的存储位置在磁盘的存储位置D. 在控制存储器的存储位置在控制存储器的存储位置15CPU中通用寄存器的长度取决于中通用寄存器的长度取决于(B)。A. 存储器容量存储器容量 B. 机器字长机器字长 C. 指令长度指令长度 D. CPU功能功能16在运算器中在运算器中,必须有一个部件

37、能提供在内存中的地址必须有一个部件能提供在内存中的地址,服务于服务于就读指令就读指令,并接收下条将被执行的指令地址并接收下条将被执行的指令地址,这个部件是这个部件是(B)。A. 指令寄存器指令寄存器 B. 控制器控制器 C. 运算器和控制器运算器和控制器 D. 运算器运算器,控制器和主存控制器和主存 17在计算机系统中在计算机系统中,表征系统运行状态的部件是表征系统运行状态的部件是(C)。A. 指令寄存器指令寄存器 B. 程序计数器程序计数器 C. 程序状态寄存器程序状态寄存器 D. 地址译码器地址译码器5418指令译码器对（指令译码器对（ B ）进行译码。）进行译码。A. 整条指令整条指令

38、B. 指令中的操作码字段指令中的操作码字段C. 指令的地址指令的地址 C. 指令中的操作数字段指令中的操作数字段19机器指令代码中地址字段的作用是（机器指令代码中地址字段的作用是（C），微指令代码），微指令代码中地址字段的作用是（中地址字段的作用是（A）A 确定执行顺序确定执行顺序 B. 存取地址存取地址 C. 存取数据存取数据 D. 存储指令存储指令20组合逻辑控制器组合逻辑控制器,微操作信号的形成主要与微操作信号的形成主要与(B)信号有关。信号有关。A. 指令操作码和地址码指令操作码和地址码 B. 指令译码信号和时钟指令译码信号和时钟C. 操作码和条件码操作码和条件码 D. 状态信号和条件

39、状态信号和条件21某寄存器中的信息有时是地址某寄存器中的信息有时是地址,有时是数据有时是数据,这只有计算机的这只有计算机的(C)才能识别它。才能识别它。A. 译码器译码器 B. 判断程序判断程序 C. 指令指令 D. 时序信号时序信号55 （二）综合应用题（二）综合应用题1 假设主机框图如下图所示，各部分之间的连线表示数据通路，假设主机框图如下图所示，各部分之间的连线表示数据通路，箭头表示信息传送方向。箭头表示信息传送方向。 (1)标明图中标明图中X、Y、Z、W四个寄存器的名称。四个寄存器的名称。 (2)简述取指令的数据通路。简述取指令的数据通路。 (3)简述取数指令和存数指令执行阶段的数据通

40、路。简述取数指令和存数指令执行阶段的数据通路。 【解解】： (1)图中图中X为存储器数据寄存器为存储器数据寄存器M DR，Y为存储器地址为存储器地址寄存器寄存器MAR，Z为指令寄存器为指令寄存器IR，W为程序计数器为程序计数器PC。 (2)取指令的数据通路是：取指令的数据通路是：W Y M X Z。 (3)取数指令是将指令地址码字段指出的存储单元的内容读到取数指令是将指令地址码字段指出的存储单元的内容读到AC中。由于图中中。由于图中X(MDR)与与AC无直接通路，要经过无直接通路，要经过ALU实现数据实现数据传送，故执行阶段的数据通路是：传送，故执行阶段的数据通路是：X(或或z) Y M X

41、ALU AC。 存数指令是将存数指令是将AC的内容存入指令地址码字段指出的存储单元中，的内容存入指令地址码字段指出的存储单元中，其执行阶段的数据通路是先置地址其执行阶段的数据通路是先置地址x(或或z) Y M，然后，然后AC X M。56 主机框图主机框图57 2 设设CPU内有下列部件：内有下列部件：Pc、IR、SP、Ac、MAR、MDR和和CU，要求：要求： (1)写出完成间接寻址的取数指令写出完成间接寻址的取数指令LDA x(将主存某单元的内容将主存某单元的内容取至取至Ac中中)的信息流。的信息流。 (2)画出中断周期的信息流，并简要说明。画出中断周期的信息流，并简要说明。 【解解】:

42、(1)完成间接寻址的取数指令包括取指、间址和执行三完成间接寻址的取数指令包括取指、间址和执行三个阶段。个阶段。 取指阶段的信息流：取指阶段的信息流： PC MAR 地址线地址线 CU发出读存储器命令发出读存储器命令 M 数据线数据线 MDR IR，至此指令读至，至此指令读至IR OP(IR) CU，指令操作码送，指令操作码送CU分析分析 (Pc)+1 Pc，形成下一条指令地址，形成下一条指令地址 间址阶段的信息流：间址阶段的信息流： MDR(或或IR)的地址码字段的地址码字段 MAR 地址线地址线 CU发出读存储器命令发出读存储器命令 M 数据线数据线 MDR，至此有效地址读至，至此有效地址读

43、至MDR58执行阶段的信息流：执行阶段的信息流： MDR MAR 地址线地址线 CU发出读存储器命令发出读存储器命令 M 数据线数据线 MDR Ac，至此数据读至，至此数据读至Ac中中 (2)中断周期的信息流中断周期的信息流 在中断周期内需将程序断点在中断周期内需将程序断点(在在Pc中中)保存起来，通常把断点保存起来，通常把断点存入堆栈。假设进栈操作是先修改堆栈指针，后存入数据，存入堆栈。假设进栈操作是先修改堆栈指针，后存入数据，则中断周期的信息流如下图所示。具体可描述为：则中断周期的信息流如下图所示。具体可描述为： CU控制控制 (SP)-1 SP MAR 地址线地址线 CU发出写存储器命令

44、发出写存储器命令 Pc MDR 数据线数据线 存储器存储器 CU将向量地址将向量地址(硬件向量法硬件向量法)或中断识别程序入口地址或中断识别程序入口地址(软件软件查询法查询法)一一Pc。59 中断周期信息流中断周期信息流603回答下列问题：回答下列问题： (1)一个完整的指令周期包括哪些一个完整的指令周期包括哪些CPU工作周期工作周期? (2)中断周期前和中断周期后各是中断周期前和中断周期后各是CPU的什么工作周期的什么工作周期? (3)DMA周期前和周期前和DMA周期后各是周期后各是CPU的什么工作周期的什么工作周期? 【解解】 (1)一个完整的指令周期包括取指周期、间址周期、执行周期一个完

45、整的指令周期包括取指周期、间址周期、执行周期和中断周期。其中取指和执行周期是每条指令都有的。间址周和中断周期。其中取指和执行周期是每条指令都有的。间址周期只有间接寻址期只有间接寻址(存储器间接寻址存储器间接寻址)的指令才有。中断周期只有的指令才有。中断周期只有在条件满足时才有。在条件满足时才有。 (2)中断周期前是执行周期，中断周期后是取指周期。中断周期前是执行周期，中断周期后是取指周期。 (3)DMA周期前可以是取指周期、执行周期前可以是取指周期、执行(取数和存数取数和存数)周期或中周期或中断周期，断周期，DMA周期后也可以是取指周期、执行周期后也可以是取指周期、执行(取数或存数取数或存数)

46、周周期或中断周期。总之，期或中断周期。总之，DMA周期前后都是存取周期。周期前后都是存取周期。61 4设设CPU内的部件有：内的部件有：Pc、IR、MAR、MDR、Acc、ALU、CU，且采用非总线结构。且采用非总线结构。 (1)写出取指周期的全部微操作。写出取指周期的全部微操作。 (2)写出取数指令写出取数指令LDA x，存数指令，存数指令STA x，加法指令，加法指令ADD x(x均均为主存地址为主存地址) 在执行阶段所需的全部微操作。在执行阶段所需的全部微操作。 (3)当上述指令均为间接寻址时，写出执行这些指令所需的全当上述指令均为间接寻址时，写出执行这些指令所需的全部微操作。部微操作。

47、 (4)写出无条件转移指令写出无条件转移指令JMP Y和结果为零则转指令和结果为零则转指令BAZ Y在执在执行阶段所需的全部微操作。行阶段所需的全部微操作。 【解解】： (1)取指周期的全部微操作取指周期的全部微操作 Pc MAR ;现行指令地址现行指令地址 MAR 1 R ;命令存储器读命令存储器读 M(MAR) MDR ;现行指令从存储器中读至现行指令从存储器中读至MDR MDR IR ;现行指令现行指令 IR OP(IR) CU ;指令的操作码指令的操作码 CU译码译码 (Pc)+1 PC ;形成下一条指令的地址形成下一条指令的地址 62 (2) 取数指令取数指令LDA x执行阶段所需的

48、全部微操作执行阶段所需的全部微操作 Ad(IR) MAR ;指令的地址码字段指令的地址码字段 MAR 1 R ;命令存储器读命令存储器读 M(MAR) MDR ;操作数从存储器中读至操作数从存储器中读至MDR MDR ACC ;操作数操作数 ACC 存数指令存数指令STA x执行阶段所需的全部微操作执行阶段所需的全部微操作 Ad(IR) MAR ;指令的地址码字段指令的地址码字段 MAR 1 W ;命令存储器写命令存储器写 ACC MDR ;欲写入的数据欲写入的数据 MDR MDR M(MAR) ;数据写至存储器中数据写至存储器中 加法指令加法指令ADD X执行阶段所需的全部微操作执行阶段所需

49、的全部微操作 Ad(IR) MAR ;指令的地址码字段指令的地址码字段 MAR 1 R ;命令存储器读命令存储器读 M(MAR) MDR ;操作数从存储器中读至操作数从存储器中读至MDR (ACC)+(MDR) ACC ;两数相加结果送两数相加结果送ACC63 (3)当上述指令为间接寻址时，需增加间址周期的微操作。这当上述指令为间接寻址时，需增加间址周期的微操作。这三条指令在间址周期的微操作是相同的，即三条指令在间址周期的微操作是相同的，即 Ad(IR) MAR ;指令的地址码字段指令的地址码字段 MAR 1 R ;命令存储器读命令存储器读 M(MAR) MDR ;有效地址从存储器中读至有效地

50、址从存储器中读至MDR 进入执行周期，三条指令的第一个微操作均为进入执行周期，三条指令的第一个微操作均为 MDR MAR(有效地址送有效地址送MAR)，其余微操作不变。，其余微操作不变。 (4) 无条件转移指令无条件转移指令JMF Y执行阶段的微操作执行阶段的微操作 Ad(IR) PC ;转移转移(目标目标)地址地址Y PC 结果为零则转指令结果为零则转指令BAZ Y执行阶段的微操作执行阶段的微操作 ZAd(IR) Pc ;当当Z=1时，转移时，转移(目标目标)地址地址Y PC (Z为标记触发器，结果为为标记触发器，结果为0时时Z=1)645. 5. 设某机主频为设某机主频为8MHz8MHz，

51、每个机器周期平均含，每个机器周期平均含2 2个时钟周期，个时钟周期，每条指令平均有每条指令平均有2.52.5个机器周期，试问该机的平均指令执行速度个机器周期，试问该机的平均指令执行速度为多少为多少MIPS?MIPS?若机器主频不变，但每个机器周期平均含若机器主频不变，但每个机器周期平均含4 4个时钟个时钟周期，每条指令平均有周期，每条指令平均有5 5个机器周期，则该机的平均指令执行速个机器周期，则该机的平均指令执行速度又是多少度又是多少MIPS?MIPS?由此可得出什么结论由此可得出什么结论? ? 【解解】 根据主频为根据主频为8 M Hz8 M Hz，得，得 时钟周期为时钟周期为: 1: 1

52、8=0.125us8=0.125us， 机器周期为机器周期为: 0.125 x 2=0.25 us: 0.125 x 2=0.25 us， 指令周期为指令周期为: 0.25 x 2.5=0.625 us: 0.25 x 2.5=0.625 us。 (1)(1)平均指令执行速度为平均指令执行速度为1 10.625=1.6 MIPS0.625=1.6 MIPS。 (2)(2)若机器主频不变，机器周期含若机器主频不变，机器周期含4 4个时钟周期，每条指令个时钟周期，每条指令平均含平均含5 5个机器周期，则指令周期为个机器周期，则指令周期为0.125 x 4 x 5=2.5 us0.125 x 4 x

53、 5=2.5 us，故，故平均指令执行速度为平均指令执行速度为1 12.5=0.4 MIPS,2.5=0.4 MIPS,， (3)(3)可见机器的速度并不完全取决于主频。可见机器的速度并不完全取决于主频。656 某某CPU的主频为的主频为8 MHz，若已知每个机器周期，若已知每个机器周期平均包含平均包含4个时钟周期，该机的平均指令执行速度为个时钟周期，该机的平均指令执行速度为0.8 MIPS，试求该机的平均指令周期及每个指令周期，试求该机的平均指令周期及每个指令周期含几个机器周期含几个机器周期?若改用时钟周期为若改用时钟周期为0.4 us的的CPU芯片，芯片，则计算机的平均指令执行速度为多少则

54、计算机的平均指令执行速度为多少MIPS?若要得到若要得到平均每秒平均每秒40万次的指令执行速度，则应采用主频为多万次的指令执行速度，则应采用主频为多少的少的CPU芯片芯片? 66 【解解】 由主频为由主频为8 MHz，得时钟周期为，得时钟周期为18=0.125 us，机器周期为，机器周期为0.125 x 4=0.5us。 (1)根据平均指令执行速度为根据平均指令执行速度为0.8 MIPS，得，得平均指令周期为平均指令周期为: 10.8=1.25 us。 (2)每个指令周期含每个指令周期含1.250.5=2.5个机器周期。个机器周期。 (3)若改用时钟周期为若改用时钟周期为0.4 uS的的CPU

55、芯片，即主频为芯片，即主频为10.4=2.5 MHz，则根据平均指令速度与机器主频有，则根据平均指令速度与机器主频有关，得平均指令执行速度为关，得平均指令执行速度为: (0.8 MIPS x 2.5 MHz)8 MHz=0.25 MIPS。 (4)若要得到平均每秒若要得到平均每秒40万次的指令执行速度，即万次的指令执行速度，即0.4 MIPS，则，则CPU芯片的主频应为芯片的主频应为: (8 MHz x 0.4 MIPS)0.8 MIPS=4 MHz。67 7 已知单总线计算机结构如下图已知单总线计算机结构如下图1所示，其中所示，其中M为主存，为主存，XR为变址寄存器，为变址寄存器，EAR为有

56、效地址寄存器，为有效地址寄存器，LATC H为暂存器。假为暂存器。假设指令地址已存于设指令地址已存于PC中，画出中，画出ADD X，D指令周期信息流程图，指令周期信息流程图，并列出相应的控制信号序列。并列出相应的控制信号序列。 说明：说明： (1)ADD X，D指令字中指令字中X为变址寄存器为变址寄存器XR，D为形式地址。为形式地址。 (2)寄存器的输入和输出均受控制信号控制，如寄存器的输入和输出均受控制信号控制，如PCi表示表示PC的的输入控制信号，又如输入控制信号，又如MDR0表示表示MDR的输出控制信号。的输出控制信号。 (3)凡是需要经过总线实现寄存器之间的传送，需在流程图中凡是需要经

57、过总线实现寄存器之间的传送，需在流程图中注明，如注明，如PC Bus MAR，相应的控制信号为，相应的控制信号为PC0，和，和MARi。 【解解】 完成完成ADD X，D指令取指周期和执行周期的信息流程及指令取指周期和执行周期的信息流程及相应的控制信号如下图相应的控制信号如下图2所示，图中所示，图中Ad(IR)为形式地址。为形式地址。 68 图图1. 单总线计算机结构示意图单总线计算机结构示意图69 图图2. 完成完成ADD X,D指令的信息流程及相应控制信号指令的信息流程及相应控制信号708. 已知某机器采用微程序控制方式，其控制存储器容已知某机器采用微程序控制方式，其控制存储器容量为量为5

58、1248位。微指令字长位。微指令字长48位，微指令可在整个存位，微指令可在整个存储器中实现转移，可控制微程序转移的条件共储器中实现转移，可控制微程序转移的条件共4个（直个（直接控制），微指令采用水平型格式，如图所示。接控制），微指令采用水平型格式，如图所示。 I 操作字段操作字段 I 顺序控制顺序控制 I 1) 微指令中的三个字段分别应为多少位？微指令中的三个字段分别应为多少位？ 2）画出围绕这种微指令格式的微程序控制器逻辑框）画出围绕这种微指令格式的微程序控制器逻辑框图。图。 答：从题中可知下地址字段答：从题中可知下地址字段9位（位（512字长）；判别测字长）；判别测试字段试字段4位，微指令

59、操作控制字段位，微指令操作控制字段48-9-4=35位。位。 2）略）略 微指令字段判别测试字段 下地址字段71 9. 已知某已知某CPU采用微程序控制方式，其控制存储器容量为采用微程序控制方式，其控制存储器容量为512*32bit(其中其中512是地址长度即地址范围，是地址长度即地址范围，32表示为位数）。表示为位数）。微程序可以在整个控制存储器中实现转移，控制微程序转移的微程序可以在整个控制存储器中实现转移，控制微程序转移的条件由条件由5个，微程序采用水平型格式，后续微地址采用断定方式。个，微程序采用水平型格式，后续微地址采用断定方式。微指令格式为微指令格式为: 说明微指令中的三个地址段应

60、分别为多少位？说明微指令中的三个地址段应分别为多少位？ 解：已知控制存器有解：已知控制存器有512个单元个单元,故下一条微地址段应为故下一条微地址段应为9bit 。又已知有又已知有5个测试条件，若采用直接表示法，故需个测试条件，若采用直接表示法，故需5位。这样微位。这样微命令字段即为命令字段即为32-5-9=18bit。因此，微指令格式为。因此，微指令格式为: 18bit 5bit 9bit 微命令微命令 判别测试判别测试下一条微地址下一条微地址 微操作码微操作码判别测试判别测试下一条微地址下一条微地址72 10. 某计算机字长某计算机字长16位，位，采用采用16位定长指令字结构，部分数据通位