EDA实验--七段数码管

1、EDA实验一七段数码管1 .实验名称:十六进制7段数码显示译码器设计2 .实验目的:学习7段数码显示译码器的Verilog硬件设计。3 .实验原理:7段数码是纯组合电路，通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例如6-18作为7段译码器，输出信号LED7s的7位分别接图6-17数码管的7个段，高位在左，低位在右。例如当LED7s输出为“ 1101101 ”时，数码管的7个段g,f,e,d,c,b,a分别

2、接1,1,0,1,1,0,1；接有高电平的段发亮，于是数码管显示“5”。这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h,然后将LED7S改为8位输出。4 .实验内容:1、编辑和输入设计文件新建文件夹输入源程序文件存盘源程序:moduleLED(A,LED7S);input3:0A;output6:0LED7S;reg6:0LED7S;always(A)begin:LEDcase(A)4'b0000:LED7S=7'b0111111;41b0001:LED7S<=7Tb0000H0;4'b0010:LED7S<=7fblOnon；4fb0011:LE

3、D7Sv=7'bl001in；4'b0100:LED7S<=7fbll00110;4'b0101:LED7S<=7Tbn01101;4fb0H0:LED7S<=7fbinil01;40111:LED7S<=7,b0000111;4'bl000:LED7S<=7fbllinn；41bl001:LED7S<=7Tbn01111;4'bl010:LED7S<=7Tblll0111;4'bl011:LED7S<=7!bnill00;4'bU00:LED7Sv=7'b0111001;4,bll

4、01:LED7S<=7fbl011110;4'blllO:LED7S<=7tbllll001;4'bllll:LED7Sv=7'blll0001;default:LED7S<=7b0111111;endcaseendendmodule1、创建工程打开并建立新工程管理窗口将设计文件加入工程中一一选择目标芯片一一工具设置一一结束设置2、全程编译前约束项目设置选择FPGA目标芯片选择配置器件的工作方式选择配置器件和编程方式选择目标器件引脚端口状态一一选择Verilog语言版本3、全程综合与编译ProcessingStartCompilation启动全程编译4

5、、仿真测试延时分析及结果:|LtUVW|妙LomMbonNeperrg.|QPMrnannof生成RTL原理图:13.力匚二Ce<c«ler0该实验的配置模式:适配板布局图及实验仪IO脚与芯片的管脚对应关系和其详细放大图片：rQuartumII-D:/»bI/LKD-LED-(PinPUnn««2*1«4a<projectPac»ttia<oolalin4«5i8lp口gsax心|(leo炉”七o匕®匕S'NWC中JdJRra%|fV*»&Dr«t8l«

6、;M«on3*&Group|Q0量grdaeserwiITA(3)WN.UlivrnA.vcw>5(drf3.心.(2中)WP1N.120IVT川IVCASM.<341：3期19WTTIAX松So304A40如16IVH5KH050a.,心.(53IED7XMCOj*/，以alVinA»KW5(<M«.3无&0_7Ol£Q邛OIO>75(d一。“口】，公OUWXPWjM)|ivmA-vcM05(dt/«.kvnikvQWfMo.1l£D7SlEDk83UD75(3CUM皿尸9LVTnA.KMOS

7、(drfa.L£DT!drDg3皿胤2OOpU肛SIivniA22$M.L£D7«a10318砌叽49LVniVOK6Wa.UD产uOIO>F。叫48ivmAKMOs.IH>7512<<nerMd«>><>(MtwigK0dl5£J|fC13|S iOKB/Sgl£Ov|。CompUhonRwti fto*Pin Plnnei| 运 LEO vmT| G SnU4h)n Root. $nj | m LED cd*GrouwNafr<d nGroi:HodeHwe日 心3R心】Ah】

8、 joq 仑。9班9 ogAOQQ 0的八。oq Q9Q2 3 至 OL£D756.OJ l£C7：M IED7S(5)L£D7g4j igwspLO>7S(2UL；'. > «newr>cd9»Top ViewACEX1KEP1K30TC144-3TV-Y r YN '""CT,Dewce EP1K3OTC144-3F*riy AOX1KTepV O OyfO OQOP291281271261251241231221211201191181171161151141131121117

9、9;AEl©VOA©47484950515253545556575859606162636466十六进制逻辑分析:gLEDvISConCfiRwrt.Aow|eRnPWcr.|运IED7SimuUtK»Repo«l.j®LEDcdTQMwTineB"Opt<|»|Pomtei1178utIrtorv4i11.76u>$t«tEnd>35us663ux79；««919ut104Ts!-5q.1303.1431ut15S9««!B07qi:X-6X7SB(ioYIIyd-x自XM11$X。丫uoiuhXiniioiX(xxpm*nil】”X1101111Yiiioiii”iniool0111001Xion”。Iiniooi*qiiuh£计数器和译码器连接电路的顶层文件原理图:OKCOJTOUTYP0CNT4B：U1DECL7S：u26.总结与体会本次实验让我学会了很多知识。首先，对QuartusII有了清