EDA7段数码显示译码器设计

1、EDA技术实验报告实验项目名称：7段数码显示译码器设计实验日期：2012.06.04实验成绩：实验评定标准：1）实验程序是否正确2）实验仿真、结果及分析是否合理3）实验报告是否按照规定格式实验目的二、实验器材学习7段数码显示译码器设计，学习VHDL的CASE语句应用及多层次设计方法Quartusll7.2软件：、实验内容（实验过程）1、首先设计一个2选1的数据选择器（1）打开软件，选择菜单file>new,在弹出的new对话框中选择DeviceDesignFiles的VHDLFile项，按OK键后进入VHDL文本编辑方式。libraryieee;根据7段数码显示译码器的功能编辑相应的源程

2、序。如下useieee.stdogic_1164.all;entitydecl7sisport(a:instd_logic_vector(3downto0;led7s:outstdogic_vector(6downto0;enddecl7s;architectureoneofdecl7sisbeginprocess(abegincaseaiswhen"0000”=>led7s<="0111111”;when"0001"=>led7s<="0000110"when"0010"=>led7

3、s<="1011011"when"0011"=>led7s<="1001111"when"0100"=>led7s<="1100110"when"0101"=>led7s<="1101101"when"0110"=>led7s<="1111101"when"0111"=>led7s<="0000111"when&

4、quot;1000"=>led7s<="1111111"when"1001"=>led7s<="1101111"when"1010"=>led7s<="1110111"when"1011"=>led7s<="1111100"when"1100"=>led7s<="0111001"when"1101"=>led7s<=

5、"1011110"when"1110"=>led7s<="1111001"when"1111"=>led7s<="1111001"whenothers=>nuII;endcase;endprocess;endone;2、对该VHDL语言进行编辑后，无误后进行仿真。点击相应的编辑按钮用来检查源程序的正确性。3?、编译和仿真仿真前要新建波形文件：filenewotherfilesvectorwaveformfile点击OK后在出现的新建波形文件左边空日栏点击鼠标右键，选

6、择insertinsertnodeorbus在出现的对话框中直接点击nodefinder。之后，在出现的对话框中选择list。当左边的nodesfound栏中出现设计文件的输入输出端口后，点击加入到右边的selectednode中，点击0K。在完成7段数码显示译码器源程序的编辑后，执行Processingstartcompilation命令，对decl7s.vhd进行编译。在完成对源文件的编译后，执彳亍Filecreate/updatecreatesymbolfilesforcurren命令,为VHDL设计文件生成元件符号。其元件符号如图所示符号如图所示可以供其他电路和系统设计的调用4、下载选

7、择电路模式6。用数码8显示译码输出，键8、键7、键6、键5四位控制输入，硬件验证译码器的工作性能。目标芯片选择：实验箱上的目标芯片为ACEX1K系列的EP1K30TC芯片，必须选择正确的芯片才能下载成功。在菜单栏里选择：assignmentsdevice在出现的对话框中选择正确的芯片即可。(1)引脚的选择：通过试验箱左下角的按键选择模式6。键八、键七、键六、键五分别接a3、a2、a1、a0;PIO46PIO40分别接g,f,e,d,c,b,a.(2) 引脚绑定：引脚选定之后，可以把输入输出端口绑定在选择好的引脚上。即a3绑定在引脚27上，a2绑定在引脚26上，a1绑定在引脚23上，a0绑定在引

8、脚22上，led7s6接在引脚95上，led7s5接在引脚92上，led7s4接在引脚91上，led7s3接在引脚90上，led7s2接在引脚89上，led7s1接在引脚88上led7s0接在引脚87上。如图：下载和硬件测试：把实验箱连接好电源和计算机接口，把程序下载到目标芯片上，就可以在实验箱上通过按键和发光二级管来检验实验的正确性。5.设计加法计数器(1)打开软件，选择菜单file>new,在弹出的new对话框中选择DeviceDesignFiles的VHDLFile项，按OK键后进入VHDL文本编辑方式。根据加法计数器的功能编辑相应的源程序。如下：libraryieee;useie

9、ee.stdogic_1164.all;useieee.std_logic_unsigned.all;entitycnt10isport(clk,rst,en:instd_logic;cq:outstdogic_vector(3downto0;cout:outstd_logic;endcnt10;architecturebehavofcnt10isbeginprocess(clk,rst,envariablecqi:std_logic_vector(3downto0;beginifrst=Tthencqi:=(others=>'0'elsifclk'eventan

10、dclk='1'thenifen='1'thenifcqi<9thencqi:=cqi+1;elsecqi:=(others=>'0'endif;endif;endif;ifcqi=9thencout<='1'elsecout<='0'endif;cqv=cqi;endprocess;endbehav;6对该VHDL语言进彳亍编辑后，无误后进行仿真。点击相应的编辑按钮用来检查源程序的正确性。7?、编译和仿真仿真前要新建波形文件：filenewotherfilesvectorwaveformf

11、ile点击OK后在出现的新建波形文件左边空日栏点击鼠标右键，选择insertinsertnodeorbus在出现的对话框中直接点击nodefinder。之后，在出现的对话框中选择list。当左边的nodesfound栏中出现设计文件的输入输出端口后，点击加入到右边的selectednode中，点击0K。在完成加法计数器源程序的编辑后，执彳亍Processingstartcompilation命令，对cnt10.vhd进彳亍编译。下图是加法计数器对应的仿真波形在完成对源文件的编译后，执彳亍Filecreate/updatecreatesymbolfilesforcurren命令,为VHDL设计文

12、件生成元件符号。其元件符号如图所示符号如图所示可以供其他电路和系统设计的调用elkcqP.Orstcout8、利用元件例化语句，按实验书上的图6.3方式连接成顶层设计电路。源程序如下:libraryieee;useieee.stdogic_1164.all;entitytanisport(clockO:instd_logic;ratO:instdogic;ena0:instd_logic;led:outstd_logic_vector(6downto0;cout0:outstdogic;endtan;architecturelangoftanissignaltmp:stdogic_vector

13、(3downto0;componentcnt10port(clk,rst,en:instd_logic;cq:outstdogic_vector(3downto0;cout:outstd_logic;endcomponent;componentdecl7sport(a:instd_logic_vector(3downto0;led7s:outstdogic_vector(6downto0;endcomponent;begincnt4b:cnt10portmap(clock0,rat0,ena0,tmp,cout0;decl7a:decl7sportmap(tmp,led;endlang;钮用9

14、、对该VHDL语言进行编辑后，无误后进行仿真。点击相应的编辑按来检查源程序的正确性。、编译和仿真仿真前要新建波形文件：filenewotherfilesvectorwaveformfile点击OK后在出现的新建波形文件左边空白栏点击鼠标右键，选择insertinsertnodeorbus在出现的对话框中直接点击nodefinder。之后，在出现的对话框中选择list。当左边的nodesfound栏中出现设计文件的输入输出端口后，点击加入到右边的selectednode中，点击OK。在完成7段数码显示译码器源程序的编辑后，执行Processingstartcompilation命令，对tan.vhd进行编译。下图是图6.3对应的仿真波形:11、下载.iIB*-*选择电路模式6。用数码8显示译码输出，键3作为时钟输入，或者直接接clocko.I目标芯月选择:实验箱上的目标芯片为ACEX1K系列的EP1K30TC芯片，必须选择正确的芯片才能下载成功。在菜单栏里选择：assignmentsdevice在出现的对话框中选择正确的芯片即可。(1引脚的选择：通过试验箱左下角的按键选择模式6。ClockO接clockO;.键八接ratO,键七接ena0;speake接coutO;PI