计算机组成原理答案

1、计算机组成原理答案第一章计算机系统概论1 比较数字计算机和模拟计算机的特点。解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。两者主要区别见P1表。2 数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。4 冯.诺依曼型计算机的主要设计思想是什

2、么？它包括哪些主要组成部分？解：冯.诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。主要组成部分有：（控制器、运算器）（CPU的两部分组成）、存储器、输入设备、输出设备（I/O设备）。5 什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KBMBGB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元

3、地址。数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。6 什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。7 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。8 .什么是内存？什么是外存？什么是CPU什么是适配器？简述其功能。解：内存：又称主存(主存储器，内存储器)一般由半导体存储器构成，装在底版上，可直接和CPU交换信

4、息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。CPU包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工。适配器：连接主机和外设的部件，起一个转换器的作用，以使主机和外设协调工作。9 计算机的系统软件包括哪几类？说明它们的用途。解：系统软件包括：(1)服务程序：诊断、排错等(2)语言程序：汇编、编译、解释等(3)操作系统(4)数据库管理系统用途：用来简化程序设计，简化使用方法，提高

5、计算机的使用效率，发挥和扩大计算机的功能及用途。11现代计算机系统如何进行多级划分？这种分级观点对计算机设计会产生什么影响？解：多级划分图见P16图。可分为：微程序设计级、一般机器级、操作系统级、汇编语言级和高级语言级。用这种分级的观点来设计计算机，对保证产生一个良好的系统结构是有很大帮助的。第二章运算方法和运算器习题参考答案1.写出下列各数的原码、反码、补码、移码表示(用8位二进制数)。其中MS醍最高位(又是符号位)LSB是最低位。如果是小数，小数点在MS眨后；如果是整数，小数点在LSB之后。(1) -35/64(2)23/128(3)-127(4)用小数表示-1(5)用整数表示-1解：(1

6、)先把十进制数-35/64写成二进制小数：(-35/64)10=(-100011/1000000)2=(-100011X2-110)2=2令x=，冈原二(注意位数为8位)x反=x补=x移=(2) 先把十进制数23/128写成二进制小数：(23/128)10=(10111/)2=(10111X2-111)2=2令x=，冈原=x反=x补=x移=(3) 先把十进制数-127写成二进制小数：(-127)10=(-1111111)2令x=-1111111B，冈原=x反=x补=x移=(4) 令x=原码、反码无法表示x补=x移=(5) 令Y=-1=-0000001BY原=Y反=Y补=Y移=011111112

7、 .设凶补=a0,a1,a2a6,其中ai取0或1,若要x>,求a0,a1,a2,，a6的取值。解：a0=1,a1=0,a2,，a6=11。3 .有一个字长为32位的浮点数，阶码10位(包括1位阶符)，用移码表示；尾数22位(包括1位尾符)用补码表示，基数R=2请写出：(1) 最大数的二进制表示；(2) 最小数的二进制表示；(3) 规格化数所能表示的数的范围；(4) 最接近于零的正规格化数与负规格化数。解：(1)110(2) 11000000000(3) 11001000000000(4) 00000000000000000000000000000001000000000014.将下列十

8、进制数表示成浮点规格化数，阶码3位，用补码表示；尾数9位，用补码表示。( 1 ) 27/64(2)-27/64解：(1)27/64=11011BX=X浮点规格化数：111100(2)-27/64=-11011BX=X浮点规格化数：1111005 .已知X和Y,用变形补码计算X+Y,同时指出运算结果是否溢出。(1) X=Y=(2) X=Y=(3) X=Y=解：(1)先写出x和y的变形补码再计算它们的和x补=y补=x+y补=凶补+y补=+=x+y=无溢出。(4) 先写出x和y的变形补码再计算它们的和x补=y补=x+y补=x补+y补=+=x+y=无溢出。(5) 先写出x和y的变形补码再计算它们的和x

9、补=y补=x+y补=x补+y补=+=x+y=无溢出6 .已知X和Y,用变形补码计算X-Y,同时指出运算结果是否溢出。(1) X=Y=(2) X=Y=(3) X=Y=解：(1)先写出x和y的变形补码，再计算它们的差x补=y补=-y补=x-y补=x补+-y补=+=运算结果双符号不相等为正溢出X-Y=+2)先写出x和y的变形补码，再计算它们的差x补=y补=-y补=x-y补=+=x-y=无溢出3)先写出x和y的变形补码，再计算它们的差x补=y补=-y补=x-y补=冈补+-y补=+=运算结果双符号不相等为正溢出X-Y=+7.用原码阵列乘法器、补码阵列乘法器分别计算XX丫。1)X=Y=2)X=丫=解：(1

10、)用原码阵列乘法器计算：x补=y补=(0)11011X)(1)00001(0)1(0)0( 0)0(0)0(0)010110000000000000000(0) (1) (1) (0) (1) (1)(1)001011101x x y补=x Xy=8.用原码阵列除法器计算X+Y。( 1 ) X= 丫=(2) X= Y=解：(1) x原=x补=-I被除数X+- I y I 补y I 补=余数为负左移+|y|补-q0=0余数为正左移+-|y|补-q1=1余数为正左移+-|y|补-q2=1余数为负左移-q3=0+|y|补余数为负fq4=0左移+|y|补余数为负fq5=0+|y|补余数故x+y原=即x

11、+y=余数为x9.设阶为5位(包才2位阶符)，尾数为8位(包才2位数符)，阶码、尾数均用补码表示,完成下列取值的X+Y,X-Y运算：(1) X=xY=x(2) X=x()Y=X解：(1)将y规格化得：y=xx浮=1101,y浮=1101,-y浮=1101,对阶AE#=Ex补+-Ey补=1101+0011=0000Ex=Ey尾数相加相减相加+x+y浮=1101,左规x+y浮=1100,x+y=xx-y浮=1101,右规x-y浮=1110,舍入处理得x-y浮=1110,x-y=x2)x浮=1011，y浮=1100，-y浮=1100， 对阶AE#=Ex补+-Ey补=1011+0100=1111AE=

12、-1x浮=1100,(0) 尾数相加相加相减(0)(0)+(0)(0)x+y浮=1100,(0)左规x+y浮=1010,x+y=xx-y浮=1100,(0)1-x-y=x()13 .某加法器进位链小组信号为C4c3c2C1,低位来的信号为C0，请分别按下述两种方式写出C4c3c2C1逻辑表达式。（1）串行进位方式（2）并行进位方式解：（1）串行进位方式：c1G1+P1c0其中：G1A1B1P1A1B1c2G2+P2c1G2A2B2P2A2B2c3G3+P3c2G3A3B3P3A3B3c4G4+P4c3G4A4B4P4A4B4（2）并行进位方式：c1=G1+P1c0c2=G2+P2G1+P2P1

13、c0c3=G3+P3G2+P3P2G1+P3P2P1c0c4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1c0其中G1-G4，P1-P4表达式与串行进位方式相同。14 .某机字长16位，使用四片74181组成ALU,设最低位序标注为0位，要求:1）写出第5位的进位信号c6的逻辑表达式；（2）估算产生C6所需的最长时间;3）估算最长的求和时间。解：（1）组成最低四位的74181进位输出为：C4=G+PC0,C0为向第0位的进位其中：G=y3+x3y2+x2x3y1+x1x2x3y0,P=x0x1x2x3所以：C5=y4+x4C4C6=y5+x5C5=y5+x5y4+x5x4C

14、4（2）设标准门延迟时间为T，"与或非"门延迟时间为，则进位信号C0由最低位传送至C6需经一个反相器，两级"与或非”门，故产生C6的最长延迟时间为：T+2X=4T（3）最长求和时间应从施加操作数到ALU算起：第一片74181有3级"与或非”门（产生控制参数x0，y0Cn+4）,第二、第三片74181共2级反相器和2级"与或非"门（进位链），第四片74181求和逻辑（1级"与或非"门和1级半加器，其延迟时间为3T），故总的加法时间为：T=3X+2T+2X+3T=14T17设A，B，C是三个16位的通用寄存器，请设计一

15、个16位定点补码运算器，能实现下述功能：（1） A±BfA（2） BX8A,C（高位积在寄存器A中）（3） A+B-C（商在寄存器C中）解：设计能完成加、减、乘、除运算的乘、除运算的16位定点补码运算器框图。分析各寄存器作用：被加数和同左初始为 0被除数-余数部分积-乘积（H）除数加数同左被乘数乘数乘积（L）A ：累加器（ 16 位） ，具有输入、输出、累加功能及双向移位功能；输出、累加功能及双向移位功能;B ：数据寄存器（ 16 位） ，具有输入、输出功能；C ：乘商寄存器（ 16 位） ，具有输入、输出功能及双向移位功能。画出框图：第三章存储系统习题参考答案1有一个具有20位地址

16、和32位字长的存储器，问：( 1)该存储器能存储多少个字节的信息？(2)如果存储器由512Kx8位SRA忧片组成，需要多少芯片？( 3)需要多少位地址作芯片选择？解：(1)220=1M,该存储器能存储的信息为：1W32/8=4MB 2) (1000/512)X(32/8)=8(片) 3) 3)需要1位地址作为芯片选择。2.已知某64位机主存采用半导体存储器，其地址码为26位，若使用256Kx16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：(1)每个模块板为1024Kx64位，共需几个模块板？(2)个模块板内共有多少DRAM&片？(3)主存共需多少DRAMK片

17、？CPU如何选择各模块板？解：(1).共需模块板数为m：m=+=64（块）(2).每个模块板内有DRA就片数为n:n=(/)X(64/16)=16(片)(3)主存共需DRA就片为：16X64=1024(片)每个模块板有16片DRAMS片，容量为1024Kx64位，需20根地址线(A19A0)完成模块板内存储单元寻址。一共有64块模块板，采用6根高位地址线(A25A20)，通过6：64译码器译码产生片选信号对各模块板进行选择。3.用16Kx8位的DRAMK片组成64Kx32位存储器，要求：(1)画出该存储器的组成逻辑框图。(2)设存储器读/写周期为科S,CPU在1科S内至少要访问一次。试问采用哪

18、种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：(1)组成64Kx32位存储器需存储芯片数为N=(64K/16K)X(32位/8位)=16(片)每4片组成16Kx32位的存储区，有A13-A0作为片内地址，用A15A14经2:4译码器产生片选信号，逻辑框图如下所示：（2）依题意，采用异步刷新方式较合理，可满足CPU在1科S内至少访问内存一次的要求。设16Kx8位存储芯片的阵列结构为128行X128歹U,按行刷新，刷新周期T=2mg则异步刷新的间隔时间为：则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为tmaxmax=(

19、S)对全部存储单元刷新一遍所需时间为tRtR=X128=64（科S）7 .某机器中，已知配有一个地址空间为0000H-3FFFH的RO咏域。现在再用一个RAMK片（8KX8）形成40Kx16位的RAMK域，起始地址为6000H，假定RAMK片有和信号控制端。CPU的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/（读/写），（访存），要求：1）画出地址译码方案。(2)将ROMfRAMWCPU1接。解：（1）依题意，主存地址空间分布如右图所示，可选用2片27128（16KX8位）的EPROM作为ROME;10片的8Kx8位RAM组成40Kx16位的RAMK。27128需14位片内地

20、址，而RAM需13位片内地址，故可用A15-A13三位高地址经译码产生片选信号,方案如下:2）8 .存储器容量为64M字长64位，模块数m=8,分别用顺序方式和交叉方式进行组织。存储周期T=100ns,数据总线宽度为64位，总线周期t=10ns.问顺序存储器和交叉存储器的带宽各是多少？解：信息总量：q=64位X8=512位顺序存储器和交叉存储器读出8个字的时间分别是：t2=mT=8x100ns=8x10(s)t1=T+(m-1)=100+7x10=x10(s)顺序存储器带宽是：W2=q/t2=512+(8X10)=64X10(位/S)交叉存储器带宽是：W1=q/t1=512+(X10)=301

21、X10(位/S)9 CPU执行一段程序时,cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。解：先求命中率hh=nc/(nc+nm)=2420+(2420+80)=则平均访问时间为tata=X40+x240=(ns)r=240+40=6cache/主存系统的效率为ee=1/r+(1r)x=%10 已知Cache存储周期40ns，主存存储周期200ns，Cache/主存系统平均访问时间为50ns求Cache的命中率是多少？解：ta=tcxh+trX(1-h)h=(ta-tr)/

22、(tc-tr)=(50-200)/(40-200)=15/16=11 .主存容量为4MB虚存容量为1GB则虚存地址和物理地址各为多少位？如页面大小为4KB,则页表长度是多少？解：已知主存容量为4MB虚存容量为1GB=4M，物理地址为22位又=1G，虚拟地址为30位页表长度为1GB+4KB=230+212=218=256K14假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0,1,2,3,0,2,2号。用列表法求采用LRU替换策略时的命中率。解：，命中率为15从下列有关存储器的描述中，选择出正确的答案：A多体交叉存储主要解决扩充容量问题；B.访问存储器的请求是由C

23、PU出的；CCache与主存统一编址，即主存空间的某一部分属于Cache;DCache的功能全由硬件实现。解：D16从下列有关存储器的描述中，选择出正确的答案：A.在虚拟存储器中，外存和主存一相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程；B.在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操作系统将被访问页面从外存调到内存，必要时还要先把被淘汰的页面内容写入外存；C.存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其他用户程序，又要防止一个用户访问不是分配给他的主存区，以达到数据安全和保密的要求。解：C第四章指令系统习题参考答

24、案1 ASCll码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？解：指令字长设计为12位不是很合理。主存单元字长为32位，一个存储单元可存放4个ASCII码，余下4位可作为ASCII码的校验位（每个ASCII码带一位校验位），这样设计还是合理的。但是，设计指令字长为12位就不合理了，12位的指令码存放在字长32位的主存单元中，造成19位不能用而浪费了存储空间。2 .假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令形式，每个操作数地址规定用6位表示。问：若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此情况下,这台计算机最

25、多可以设计出多少条单操作数指令？解：这台计算机最多可以设计出256-m-n条单操作数指令3指令格式结构如下所示，试分析指令格式及寻址方式特点。解：指令格式及寻址方式特点如下： 单字长二地址指令；操作码OP可指定=64条指令； RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）； 这种指令格式常用于算术逻辑类指令。4指令格式结构如下所示，试分析指令格式及寻址方式特点。解：指令格式及寻址方式特点如下： 双字长二地址指令；操作码OP可指定=64条指令;RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中；有效地址通过变址求得：E=（变址寄存

26、器）土D,变址寄存器可有16个。5指令格式结构如下所示，试分析指令格式及寻址方式特点。解：指令格式及寻址方式特点如下： 单字长二地址指令； 操作码OP可指定=16条指令； 有8个通用寄存器，支持8种寻址方式； 可以是RR型指令、SS型指令、RS型指令、6.一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I,X,D组成该指令的操作数有效地址E。设R为变址寄存器，R1为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。解：直接寻址 相对寻址变址寻址基址寻址 间接寻址 基址间址寻址7某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有4

27、0条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。解：40条指令需占用操作码字段（OP）6位，这样指令余下长度为10位。为了覆盖主存640K字的地址空间，设寻址模式（X）2位，形式地址（D）8位，其指令格式如下：寻址模式定义如下：X=00直接寻址有效地址E=D（直接寻址为256个存储单元）X=01立即寻址D字段为操作数X=10变址寻址有效地址E=（RX）+D（可寻址64K个存储单元）X=11相对寻址有效地址E=（PQ+D（可寻址64K个存储单元）其中RX为变址寄存器（16位），PC为程序计数器（16位），在变址和相对寻址时，位移量D可正可负。8.某机字长为32位，主存容量为1M,

28、单字长指令，有50种操作码，采用页面寻址、立即、直接等寻址方式。CPU中有PC,IR,AR,DR和16个通用寄存器，页面寻址可用PC高位部分与形式地址部分拼接成有效地址。问：（1）指令格式如何安排？（2）主存能划分成多少页面？每页多少单元？（3）能否增加其他寻址方式？解：（1）依题意，指令字长32位，主存1M字，需20位地址A19-A0O50种操作码，需6位OP，指令寻址方式Mode为2位，指定寄存器Rn需4位。设有单地址指令、双地址指令和零地址指令，现只讨论前二种指令。单地址指令的格式为：Mode=00时为立即寻址方式，指令的230位为立即数；Mode=01时为直接寻址方式，指令的190位为

29、有效地址。双地址指令的格式为：Mode1=01时为寄存器直接寻址方式，操作数S=（Rn）;Mode1=11时为寄存器间址寻址方式,有效地址E=(Rn)。Mode2=00时为立即寻址方式，指令的13-0位为立即数;Mode2=01时为页面寻址方式；Mode2=10时为变址寻址方式，E=(Rn)+D;Mode2=11时为变址间址寻址方式,E=(Rn)+D)。(2)由于页面寻址方式时，D为14位，所以页面大小应为=16K字，则1M字可分为=64个页面。可由PC的高6位指出页面号。(3)能增加其它寻址方式，例上述间址方式、变址间址寻址方式。14. 从以下有关RISC的描述中，选择正确答案。A.采用RI

30、SC技术后，计算机的体系结构又恢复到早期的比较简单的情况。B.为了实现兼容，新设计的RISC,是从原来CISC系统的指令系统中挑选一部分实现的。CRISC的主要目标是减少指令数，提高指令执行效率。D.RISC设有乘、除法指令和浮点运算指令。解：C15. 根据操作数所在位置，指出其寻址方式(填空)（1）操作数在寄存器中，为（A）寻址方式。（2）操作数地址在寄存器，为（B）寻址方式。（3）操作数在指令中，为（C）寻址方式。（4）操作数地址（主存）在指令中，为（D）寻址方式（5）操作数的地址，为某一寄存器内容与位移量之和可以是（E,F,G）寻址方式。解：A:寄存器直接；B:寄存器间接；C:立即；D:

31、直接；E:相对；F:基值；G:变第五章中央处理器习题参考答案1 .请在括号内填入适当答案。在CPU中：（1） 保存当前正在执行的指令的寄存器是（指令寄存器IR）；（2） 保存当前正要执行的指令地址的寄存器是（程序计数器PC）；（3） 算术逻辑运算结果通常放在(通用寄存器)和(数据缓冲寄存器DR)。2参见下图(课本P166图)的数据通路。画出存数指令"STAR1，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。解："STAR1，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：3 .参见

32、课本P166图的数据通路，画出取数指令"LDA(R3),RO,的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。5 .如果在一个CPU周期中要产生3个脉冲T1=200ns,T2=400ns,T3=200ns,试画出时序产生器逻辑图。解：节拍脉冲T1，T2，T3的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1=T3=200ns，T2=400ns，所以主脉冲源的频率应为f=1/T1=5MHZ。为了消除节拍脉冲上的毛刺，环型脉冲发生器可采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时序信号关系。根据关系，节拍脉冲T1，T2，T3的

33、逻辑表达式如下：T1=C1,T2=,T3=6 假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。解：微指令条数为：(4-1)X80+1=241条取控存容量为：256X32位=1KB7 .某ALU器件使用模式控制码M,S3,S2,S1,C来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中y为二进制变量，F为0或1任选。试以指令码(A,B,H,D,E,F,G)为输入变量，写出控制参数M,S3,S2,S1,C的逻辑表达式。解：M=GS3=H+D+FS2=1C=H+D+(E+F)y8某机有

34、8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。解：经分析，(e,f,h)和(b,i,j)可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a,c,d,g四个微命令信号可进行直接控制，其整个控制字段组成如下：11. 已知某机采用微程序控制方式，其控制存储器容量为512X48(位)。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继指令地址采用断定方式。请问:（1）微指令中的三个字段分别应为多少位？（2）画出围绕这种

35、微指令格式的微程序控制器逻辑框图。解：（l）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位；又因为控存容量为512单元，所以下地址字段为9位，。微命令字段则是：（4849）=35位。（2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移（此例微指令的后继地址采用断定方式）12今有4级流水线分别

36、完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。请问：（1）流水线的操作周期应设计为多少？（ 2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。（ 3）如果在硬件设计上加以改进，至少需推迟多少时间？解：（1） 流水线的操作时钟周期t应按四步操作中最长时间来考虑,所以t=100ns；（2） 两条指令发生数据相关冲突情况：:ADDR1,R2,R3;R2+R3-R1SUBR4,R1,R5;R1-R5-R4两条指令在流水线中执行情况如下表所示:ADDf令在时钟4时才将结果写入寄存器R1中，

37、但SUB指令在时钟3时就需读寄存器R1了，显然发生数据相关，不能读到所需数据，只能等待。如果硬件上不采取措施,第2条指令SUB至少应推迟2个操作时钟周期，即t=2x100ns=200ns;（3） 如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所需数据，即t=100ns。15用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率。解：衡量并行处理器性能的一个有效参数是数据带宽(最大吞吐量)，它定义为单位时间内可以产生的最大运算结果个数。设P1是有总延时T1的非流水处理器，故其带宽为1/T1。又设Pm是相当于P1m段流水处理器延迟时间Tr,故Pm的带宽为1/(Tc+Tr

38、)。如果Pm是将P1划分成相同延迟的若干段形成的，则T1-mTc因此P1的带宽接近于1/mTc,由此可见，当mTc>Tc+Tr满足时，Pm比P1具有更大的带宽。16.流水线中有三类数据相关冲突：写后读(RAW/相关；t卖后写(WAR相关；写后写(WAW/相关。判断以下三组指令各存在哪种类型的数据相关。I1LADR1,A;M(A)-R1,M(A)是存储器单元I2 ADD R2R1 ; (R2) + (R1) - R2(2) I3 ADD R3 , R4 ; ( R3) + ( R4) - R3I4 MUL R4 , R5 ； (R4) X ( R5) - R4(3) I5 LAD R6 ,

39、 B ; M ( B) - R6, M ( B)是存储器单元I6 MUL R6 , R7 ; (R6) X ( R7) - R6解：(1)写后读(RAW/相关;(2)读后写(WAR相关，但不会引起相关冲突;(3)写后读(RAW/相关、写后写(WAW/相关17参考教科书图所示的超标量流水线结构模型现有如下6 条指令序列：I1 LAD R1, B; M(B)R1,M(B) 是存储器单元I2 SUB R2, R1; (R2)(R1) - R2I3 MUL R3, R4; (R3)X (R4) f R3I4 ADD R4, R5; (R4)十 (R5) - R4I5 LAD R6, A; M(A)R6

40、,M(A) 是存储器单元I6 ADD R6, R7; (R6)十 (R7) -R6请画出：(1)按序发射按序完成各段推进情况图。2）按序发射按序完成的流水线时空图。解：（1）(2)第六章总线系统习题参考答案1比较单总线、双总线、三总线结构的性能特点。3.用异步通信方式传送字符"A"和"8"，数据有7位，偶校验1位。起始位1位,停止位l位，请分别画出波形图。解：字符A的ASCII码为41H=1000001B;字符8的ASCII码为38H=0111000B；串行传送波形图为：注：B：起始位C：校验位S：停止位8. 同步通信之所以比异步通信具有较高的传输频率,

41、是因为同步通信。A. 不需要应答信号；B. 总线长度较短；C. 用一个公共时钟信号进行同步；D. 各部件存取时间比较接近。解：C9. 在集中式总线仲裁中，方式响应时间最快，方式对最敏感。A.菊花链方式B.独立请求方式C.电路故障D.计数器定时查询方式解：BAC10. 采月串行接口进行7位ASCII码传送，带有1位奇校验位，l位起始位和1位停止位,当传输率为9600波特时，字符传送速率为。.解：A11系统总线中地址线的功能是。A选择主存单元地址B选择进行信息传输的设备C选择外存地址D指定主存和I/O设备接口电路的地址解：D12系统总线中控制器的功能是。A提供主存、I/O接口设备的控制信号和响应信

42、号B提供数据信息C提供时序信号D提供主存、I/O接口设备的响应信号解：D14. PCI是一个与处理器无关的，它采用时序协议和式仲裁策略，并具有_能力。A.集中B.自动配置C.同步D.高速外围总线解：DCAB15. PCI总线的基本传输机制是传送。利用可以实现总线间的传送，使所有的存取都按CPU的需要出现在总线上。PCI允许总线工作。A.桥B.猝发式C.并行D.多条E.猝发式解：BACDE17PCI总线中三种桥的名称是什么？桥的功能是什么？解：PCI总线有三种桥，即HOST/PCI桥（简称HOST#）,PCI/PCI桥和PCI/LAGACY桥。在PCI总线体系结构中，桥起着重要作用：（ 1） 接

43、两条总线，使总线间相互通信；（ 2） 是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。3）利用桥可以实现总线间的卒发式传送。19总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出读数据的同步时序图。解：分五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状态返回（错误报告）。读数据的同步时序图为：20某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHZ，求总线带宽是多少？解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线

44、周期传送的数据量用D表示，根据定义可得：第七章外围设备习题参考答案1.计算机的外围设备是指（）A.输入/输出设备B.外存储器C.输入/输出设备及外存储器D.除了CPUW内存以外的其他设备解：D2打印机根据印字方式可以分为（）和（）两大类，在（）类打印机中，只有（）型打印机能打印汉字，请从下面答案中选择填空。A针型打印机B.活字型打印机C.击打式D.非击打式解：CDCA7试推导磁盘存贮器读写一块信息所需总时间的公式。解：设读写一块信息所需总时间为Tb,平均找道时间为Ts,平均等待时间为TL,读写一块信息的传输时间为Trm则：Tb=Ts+TL+Trn假设磁盘以每秒r转速率旋转，每条磁道容量为N个字

45、，则数据传输率=rN个字/秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm（n/rN）秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=（1/2r）秒,由此可得:Tb=Ts1/2rn/rN秒8某磁盘存贮器转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230mm共有275道。问：（1）磁盘存贮器的容量是多少？（2）最高位密度与最低位密度是多少？（3）磁盘数据传输率是多少？（4）平均等待时间是多少？（5）给出一个磁盘地址格式方案。解：（1）每道记录信息容量=12288字节每个记录面信息容量=275X12288字节共有4个记录面，所

46、以磁盘存储器总容量为：4X275X12288字节=字节（2） 最高位密度D1按最小磁道半径R1计算（R1=115mm）:D1=12288字节/2兀R1=17字节/mm最低位密度D2按最大磁道半径R2计算:R2=R1+(275+5)=115+55=170mmD2=12288字节/2兀R2=字节/mm（3） 磁盘传输率C=rNr=3000/60=50周/秒N=12288字节(信道信息容量)C=r-N=50X12288=614400字节/秒(4)平均等待时间=1/2r=1/(2X50)=10毫秒(5)磁盘存贮器假定只有一台，所以可不考虑台号地址。有4个记录面，每个记录面有275个磁道。假定每个扇区记

47、录1024个字节，则需要12288+1024字节=12个扇区。由此可得如下地址格式：14.有一台磁盘机，其平均寻道时间为了30ms,平均旋转等彳f时间为120ms,数据传输速率为500B/ms,磁盘机上存放着1000件每件3000B的数据。现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传送时间另外，使用CPU更新信息所需时间为4ms,并且更新时间同输入输出操作不相重叠。试问：1）盘上全部数据需要多少时间？（2）若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？解：（1）磁盘上总数据量=1000X3000B=3000000B读出

48、全部数据所需时间为3000000B+500B/ms=6000ms重新写入全部数据所需时间=6000ms所以，更新磁盘上全部数据所需的时间为2X（平均找道时间+平均等待时间+数据传送时间）+CPU更新时间=2（30+120+6000）ms+4ms=12304ms（2）磁盘机旋转速度提高一倍后，平均等待时间为60ms；数据传输率提高一倍后，数据传送时间变为：3000000B+1000B/ms=3000ms更新全部数据所需时间为：2x（30+60+3000）ms+4ms=6184ms17.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024X768,颜色深度为24位，帧频（刷新速率）为72HZ,求：（1）刷新存储器的存储容量是多少？（2）刷新存储器的贷款是多少？解：（1）因为刷新存储器所需存储容量=分辨率X每个像素点颜色深度1024X768X3B弋4MB（2）因为刷新所需带宽=分辨率X每个像素点颜色深度X刷新速度1024X768X3BX72/S=165888KB/