半导体器件工艺试题answer_第1页
半导体器件工艺试题answer_第2页
半导体器件工艺试题answer_第3页
半导体器件工艺试题answer_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、半导体器件工艺试题及答案1N型单晶硅片,载流子浓度为ND=1×1014/cm3,现注入能量E=40keV的B离子(Rp=1300Å,Rp=440Å),剂量D=1×1014/cm2,采用高斯分布,求:(1)P型区掺杂浓度峰值Nmax(2)结深Xj(3)P型区的平均浓度解:(1)采用高斯分布在平均投影射程x=Rp处浓度最大(2)结深Xjx=Xj时,=ND根据求得Xj=3402Å(3)平均浓度=D/Xj=1×1014/cm2 /3402×10-8cm =2.94×1018/cm32氧化温度为1000,N型硅片先干氧20分

2、钟(A=0.165um,B=0.0117um2/hr, = 0.37hr),再湿氧(A=0.226um,B =0.287um2/hr)90分钟。用Deal-Grove模型计算氧化层的最终厚度。解:干氧A=0.165um, B=0.0117um2/hr = 0.37hr,t=20min=033hr干氧20分钟氧化层厚度湿氧0.04um,A=0.226um,B =0.287um2/hr,t=90min=1.5hr,湿氧90分钟后,氧化层的最终厚度3实现欧姆接触的方式有哪几种?说明Si-Al系统中加入阻挡层的原因?答:实现欧姆接触的方式:1)低势垒金属-半导体欧姆接触:由于金属-半导体功函数的差异,

3、在金属与半导体接触时使界面耗尽层中势垒高度降低。2)重掺杂金属-半导体欧姆接触:采取重掺杂措施使界面耗尽层中势垒宽度变窄,使载流子具有穿越势垒的能量。3)高复合金属-半导体欧姆接触:由于在金属-半导体欧姆接触界面上人为造成结构损伤,相当于在界面耗尽层中提供了大量产生复合中心,该中心成为控制电流主机构的一类接触。Si-Al系统中加入阻挡层的原因:在450°(合金时的必须温度)时,Al和Si发生共融,合金区能扩散到晶片内部,可造成浅结的短路,在Si和Al之间增加阻挡层,避免共融现象。4列出浅槽隔离技术(Shallow Trench Isolation)的工艺流程答:STI隔离技术工艺是一

4、种完全平坦的,完全无“鸟嘴”的新型隔离技术。其工艺流程如下:1)氧化硅、氮化硅生长先利用热氧化生长厚度大约15nm的氧化膜,缓解硅基板与氮化硅膜之间的应力匹配,起到缓冲作用。生长氮化硅的工艺技术与LOCOS隔离工艺中所生长氮化硅的工艺完全相同。2)沟壑光刻刻蚀STI刻蚀形状的控制是一个重要工程,主要使用两步刻蚀来形成沟壑:刻蚀作为CMP停止层的表面介质层;刻蚀Si衬底。3)氧化硅生长4)HDPCVD二氧化硅淀积STI隔离工艺中,是靠填充在有源区之间的氧化硅介质层来实现有源区之间的隔离。所以,氧化硅的填充是STI隔离的关键工艺。在HDPCVD二氧化硅填充前,先利用热氧化在刻蚀后的沟壑表面生长一层薄氧化膜,增加HDPCVD二氧化硅填充时与沟壑界面的附着性。HDPCVD在填充的同时伴随着刻蚀反应,即在不断淀积的同时,对沟壑顶部的淀积物不断刻蚀,是不断填充、不断刻蚀的过程。5)氧化硅CMPCMP是利用液态的化学研磨液对晶圆表面实施微研磨,使得晶圆凹凸不平的表面变得平

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论