数字秒表设计报告

1、摘要要求设计一个计数范围在0.0-9.9秒的数字秒表，精确度为0.1秒。电路设计基本包括0.1秒脉冲发生器、信号控制端、整形电路、计数电路、译码电路和显示器这几部分构成。0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现，信号控制端由D触发器实现，即74LS74N，能够对整个电路进行清零、计数、停止和复位的作用。计数器由两个十进制BCD码74LS160级联而成。在计数器的四个输出端分别接译码器的四个置数端，译码器由74LS48实现。这个电路设有两个开关s1，s2，来实现对电路的清零、计数、暂停、复位的控制。这样，一个简易的数字秒表便设计完成了。关键字：555定时器、D触发器、编码、译码AB

2、STRACTDesign a digital stopwatch counting range in 0.0-9.9 seconds, accuracy of 0.1 seconds. Basic including 0.1 second pulse generator circuit design, signal control terminal, shaping circuit, counting circuit, decoding circuit and a display of this a few parts. More than 0.1 second pulse generator

3、 composed of 555 timer harmonic oscillation circuit implementation, signal control comprised D flip-flop, namely 74LS74N, can be reset to the whole circuit, counting, stop and reset. Two decimal counter by BCD 74LS160 cascade. In the four output end of the counter four load respectively at the decod

4、er side, decoder by 74LS48 implementation. This circuit is equipped with two switch S1, S2, to implement to reset circuit, counting, suspend, and reset the control. So will design a simple digital stopwatch is complete.Key Word: 555 timer, D flip-flop, encoding and decoding目录摘要-11. 设计目的及要求-31.1 设计目的

5、-31.2 设计要求-32. 设计原理及分析-42.1 设计构想框图-42.2 设计原理分析-42.2.1 多谐振荡电路-42.2.2 开关控制端与D触发器-52.2.3 与非门电路-52.2.4 显示译码电路-53. 制作过程-73.1 布局连线-73.2 调试-73.3 遇到问题及解决方法-84. 心得感悟-8参考文献-9附录 附录一 元器件清单-10 附录二 电路图-101. 设计目的及要求1.1 设计目的通过对数字秒表的设计，熟练掌握555定时器脉冲信号产生的原理和D触发器的功能及原理，利用所学的电子技术基础（模拟部分）知识，回顾脉冲信号产生、计数、编码、译码的原理机制，进行对生活中不

6、可或缺的秒表的设计。实现0.0-9.9秒的计数，精确到0.1秒，并实现开始、暂停、清零的功能。复习Multisim软件的仿真，验证设计的正确，学会使用面包板排版布局来实现电路。1.2 设计要求1设计一个数字秒表，秒表范围（0.0-9.9），精度0.1秒。2提供两个按键：s1功能为清零、s2功能为启动和暂停。30.1秒由555产生。4发挥部分：能记录两个时间并显示。5.在面包板上连接布局电路并实现相关功能。2.设计原理及分析2.1 设计构想框图2.2 设计原理分析2.2.1 多谐振荡电路脉冲发生器由555定时器构成的多谐振荡器实现。f=1/T，T=0.1s，所以f=10Hz。以此估算R1，R2和

7、C1、C2得值。估算结果的到：C1=10nf，C2=10nf,R1=200k,R2=510。根据Multisim软件仿真得到的振荡电路按555引脚图连接，用示波器进行测试得到方波。2.2.2 开关控制端与D触发器控制，S1、S2的高低电平对电路实现清零、计数、停止、功能。当S1=0,S2=1时，Q非为1，Q为0，计数器进入开始计数状态。当S1=1，S2=1时，计数器停止计数。而当S1,S2恢复为1，0时，计数器又清零复位。芯片7474N是双上升沿D触发器（有预置、清除端），所以只用了该芯片的一半。用此芯片来控制脉冲信号，实现数字秒表的控制：计数、暂停、清零功能。2.2.3 与非门电路运用芯片7

8、4LS00D对信号进行与非进入下面的编码译码部分。 2.2.4 显示译码电路对于二一十进制，计数到9，再来一个时钟脉冲，计数器返回初态，同时计数器应发生进位。此实验用的是两片74LS160级联而成。在图中，第一片的EP和ET接到开关控制的两端，C接第二片的EP和ET端。其他端头所连接的逻辑电平在图中已标明。计数器在时钟的作用下从0000开始计数，此时第一片的计数器的C=0，第二片计数器禁止计数。当第一片计数器计数到9时，C=1，则第二片计数器具备计数条件，等到下一个时钟来到时，第一片计数器返回到0000状态，同时第二片计数器计一个数，即进入0001状态。第一片计数器返回0000后，C=0，第二

9、片计数器退出计数状态。如此过程不断进行，直到计数状态到9.9为止。计数器的输出端与实验装置上译码显示单元的相应输入端连接，可显示0.10.9秒的计时功能。3.制作过程3.1 布局连线 初次使用面包板进行布局连线，面包板是实验室中用于搭接电路的重要工具，熟练掌握面包板的使用方法是提高实验效率，减少实验故障出现几率的重要基础之一。首先根据仿真图安放芯片，由于凹槽上下是不连通的，所以集成芯片一般跨插在凹槽上。中间部分宽条是由中间一条隔离凹槽和上下各5行的插孔构成。在同一列中的5个插孔是互相连通的，列和列之间以及凹槽上下部分则是不连通的。然后根据仿真图和引脚图进行分模块连接，一个一个芯片对应着引脚进行

10、连接，才能不容易出错，可能会出现跳线，但要尽量避免跳线的产生，对于电路中的显示译码部分两个芯片连接相同，可以以同样方式连接。最后连接好各芯片的电源和地线，最后进行调试。要做到连线清晰，连接牢靠，以最短的方式布线，节省材料，以便检查纠错。3.2 调试 连接好后先进行先检查对照仿真图及引脚图再仔细检查一遍芯片，防止接通电源后有连接短路处造成芯片或显示器损坏，检查无误后连接电源，按开关S1、进行测试是否能够计数、暂停和清零，如果不能实现。先通过示波器检测555定时器的输出端能否产生0.1s的方波时钟脉冲信号，如果不能仍需要检查震荡电路的连接，直至产生0.1s的方波时钟脉冲。然后在接通电源重新调试，反

11、复的检查仿真图和引脚图对照来检查电路，有些芯片可能会在调试时损坏，检查已经无误后，仍有错误可以考虑更换芯片。3.3 遇到问题及解决方法首先测试的是555多谐振荡器的输出波形，结果发现示波器上无显示。最后检查发现有一根线连接错误，经过反复检查找出了连错的线进行改连，最后产生了方波脉冲。按照实验原理图连线后，首次通电，发现数码管显示器不能正常亮，检查发现数码管接反。再次打开电源，进行功能测试，结果发现电路能够进行计数、停止和清零的功能，但出现新的问题就是计数器在计数时，数字不按正常的顺序跳动，而是无序跳动。然后再次进行多次对照仿真图和引脚图进行检查电路，重新调整连线无误后更换了芯片最后数字秒表完美

12、实现计数、暂停、清零。4.心得感悟此次课程设计让我收获颇多。当然最直接的收获便是实验成功，使得我那么多天的努力没有白费。首先课程的布置是两周之前就布置了，为了设计出合理的电路方案，进行了很多前期的工作，查找资料，上网查找，网络查找，以及和同学探讨。在设计方案的过程中，总是会出现很多问题，可能会考虑不周到，还要翻阅书籍，回顾数电试验中的仿真实验过程，进行仿真调试，实现方案。这次课程设计锻炼了我发现问题，解决问题的能力，也考验了我的耐心和毅力。在连线布局过程中，首先要对照仿真图和原理图进行布线连接，简直是山路十八弯，这很大的考验了我们分析能力，怎么连接简单直观，还有便是耐心。每一根线都是自己截断安放，特别考验耐心和毅力，连号之后虽然没有成功已经离成功不远了。然后就是反复的检查调试，更让我们感受到了细节决定成败，稍有不慎就会出现错误，检查的更要仔细，有时检查不出来时可以叫小伙伴一起来找茬，一起发现问题和解决问起。还有啊，这个课程设计是组队进行的，要求我们有合作的精神。诚然，一个人确实能够将电路设计出来，但是和同伴一起讨论，一起研究，一起解决问题的过程，绝对比单独一个人捣弄收获的知识更多。众人拾柴火焰高，集思广益，才能得到更好的方案。 参考文献1主编