数字电路课程重点总结含习题

1、精选优质文档-倾情为你奉上数电课程各章重点项目一：1、什么是数字信号2、数制、BCD码的转换3、与门、或门、非门及各种复合门逻辑功能和符号4、OC门和三态门的符号、特点及应用5、卡诺图、代数法的化简6、组合逻辑电路的定义7、逻辑函数的一般表示形式8、组合逻辑电路的分析9、组合逻辑电路的设计（例如：全加器、三人表决器）项目二:1、译码器74LS138的功能和应用（尤其是构成函数发生器）2、数据选择器74LS151的功能和应用（尤其是构成函数发生器）3、编码器、全加器、数值比较器的功能；4、抢答器电路的理解；项目三项目五：1、触发器的特性和分类2、掌握RS、JK、D、T触发器的逻辑功能和特性方程3

2、、掌握同步式、维持阻塞式、边沿式触发器的触发方式4、会根据给定触发器类型，分析画出触发器输出波形5、时序逻辑电路的定义和分类6、时序逻辑电路的分析7、计数器74LS161的功能和应用（反馈复位法CR和反馈预置法LD构成任意进制计数器）8、CD4520的功能和应用（构成任意进制计数器）9、CD4518的功能和应用（构成任意进制计数器）专心-专注-专业第一章 逻辑代数基础知识要点一、 在时间和数值上均做断续变化的信号，称为数字信号二、 二进制、十进制、十六进制数之间的转换；A、R进制转换成十进制：按权展开，求和。（1101.101）2=1×23 +1×220×211&

3、#215;201×2-10×2-21×2-3 (4E6)H= 4´162+14 ´161+6 ´160=(1254)DB、十进制转换成R进制：整数部分除R取余法，小数部分乘R取整法。C、二进制转换八进制：三位并一位，八进制转换二进制：一位拆三位D、二进制转换十六进制：四位并一位，十六进制转换二进制：一位拆四位( 38)10=（ 10 0110 ）2 =( 26 )16=( 46 )8=( 0011 1000 ) 8421BCD =( 0110 1011) 余3BCD 三、 8421BCD、5421BCD、余3BCD码、格雷码8421B

4、CD码特点：每位十进制用四位二进制表示,并从高位到低位8 4 2 1即23 、 22、 21 、20 属于有权码。注意：不允许出现10101111这六个代码，十进制没有相应数码，称作伪码。5421BCD码 特点：每位十进制用四位二进制表示,并从高位到低位5 4 2 1,属于有权码。 注意：不允许出现0101、0110、0111、1101、1110、1111，十进制没有相应数码，称作伪码。余3 BCD 码特点：它与8421BCD码多出（0011）=3，因此称余3 BCD 码，属于无权码。注意：不允许出现 0000、0001、0010、1101、1110、1111，十进制没有相应数码，称作伪码。B

5、CD码间转换（1001 0011 0101) 8421BCD= (936) 10(936) 10= (1100 0011 1001) 5421BCD= (1100 0110 1000) 余3BCD（先转换成十进制数，再转换成对应的码制）可靠性编码1.格雷码特点:任意两个相邻二进制代码仅有一位不同,它是无权码2.奇偶校验码特点:一个代码由两部分组成:信息位（需要传送的信息本身）和奇偶校验位。整个代码中1的总个数为奇数,称为奇校验， 1的总个数为偶数,称为偶校验。用于检错。四、 逻辑代数的基本公式和常用公式、基本规则逻辑代数的基本公式逻辑代数常用公式： 吸收律： 消去律： 多余项定律： 反演定律：

6、 基本规则：反演规则和对偶规则，例1-5五、 逻辑函数的三种表示方法及其互相转换：真值表、逻辑表达式、卡诺图、波形图、逻辑电路图六、 逻辑函数的最小项表示法：最小项的性质；七、 逻辑函数的化简：要求按步骤解答1、 利用公式法对逻辑函数进行化简2、 利用卡诺图对逻辑函数化简3、 具有约束条件的逻辑函数化简解：利用卡诺图化简逻辑函数 ： 例1.2 利用卡诺图化简逻辑函数 约束条件为解：函数Y的卡诺图如下： 例3：第二章 门电路知识要点一、基本门电路及其逻辑符号逻辑代数的三种基本运算关系：与、或、非与非门、或非门、异或门、同或门、与或非门；OC门、三态门；（与非门：） （或非门：）（异或门：）（同或

7、门：Y=AB）（与或非门： ）OC门（集电极开路的与非门）OC门电路在工作时需外接上拉电阻RL和电源。多个OC门串联可以实现“线与”功能。三态门（TS门）三态门有三种状态：高电平、低电平；高阻抗 TTL门电路，在使用时，一般的电源电压V。悬空的管脚，相当于接高电平。CMOS门电路在使用时，一般的电源电压V。闲置输入端不能悬空，对于与门应当接到高电平，对于或门应当接到低电平。 第三章 组合逻辑电路知识要点一、 组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。二、 逻辑函数表示方法：真值表、卡诺图、状态图、波形图、逻辑表达式三、 组合逻辑电路的分析方法（按步骤解题）ABC

8、F00000010010001111000101011001111例：分析以下电路逻辑功能 1、逐级写表达式： 2、 3、根据表达式填真值表四、 组合逻辑电路的设计 例：某培训班进行结业考试。有三名评判员，两名为副评判员。在评判时，按照少数服从多数原则，有两个货两个以上评判员同意，即通过。试用与非门构成逻辑电路实现此评判规定。解：1）、根据要求，设定三个输入变量A、B、C A表示主裁判 ；B、C表示副裁判；“1”表示认为合格；“0”表示认为不合格。设定输出变量Z；1 表示考试通过，0表示不通过2）、列写真值表 3)、 依据所选器件类型，进行函数表达式变换，并画出逻辑电路图。 五、 若干常用组合

9、逻辑电路4位数值比较器（74LS85） 二十进制（BCD）优先编码器74LS147注意：输入：逻辑0(低电平）有效；输出：反码输出74LS138（3线-8线译码器） G1,，控制信号，EN=1，译码器处于工作状态。EN=0 ，译码器处于禁止状态。即74LS138进行译码工作时，必须使EN=1；此时：G1=1, =0，=074LS151（8 选 1 数据选择器） 使能端低电平有效全加器（74LS283）比较器（74LS85）（真值表分析）例：如图所示电路，74LS283为四位全加器，74LS85为四位数值比较器。拨动逻辑开关K1-K8，试分析在下列五种情况下，LED1、LED2、LED3、LED

10、4发光情况。（1）当K8K7K6K5=1000，K4K3K2K1=0011；_ _发亮； （2）当K8K7K6K5=0110，K4K3K2K1=0010；_发亮；（3）当K8K7K6K5=0011，K4K3K2K1=1100；_发亮；（4）当K8K7K6K5=1000，K4K3K2K1=1110；_ _发亮；（5）当K8K7K6K5=1111，K4K3K2K1=1100；_ _发亮；译码器（74LS138）（真值表分析）（74LS138在使用过程中，）试设计一个三位多数表决电路，用译码器74LS138实现解：1. 逻辑定义设A、B、C为三个输入变量，Y为输出变量。逻辑1表示同意，逻辑0表示不同

11、意，输出变量Y=1表示事件成立，逻辑0表示事件不成立。2. 根据题意列出真值表 3. 经化简函数Y的最简与或式为：4. 用门电路与非门实现 函数Y的与非与非表达式为： 逻辑图如下： 5. 用38译码器74LS138实现由于74LS138为低电平译码，故有由真值表得出Y的最小项表示法为： 用74LS138实现的逻辑图如下：优先编码器（74LS147）显示译码器（CD4511）例：如图所示，当74LS147输入信号为时, 试问74LS147输出信号DCBA 是 ,数码管显示数字是_。（注；74LS147为十线-四线高位优先编码器，74LS04为六反相器， CD4511为七段显示译码/驱动器） 8段

12、数码管共有两类，共阴极和共阳极。共阴极：提供高电平，驱动数码管显示；共阳极：提供低电平，驱动数码管显示。触发器知识要点一、 触发器：能储存一位二进制信号的单元二、 触发器分类：功能分：RS触发器、JK触发器、D触发器、T触发器、T'触发器 触发方式分：基本RS触发器、电平触发器、边沿触发器、主从触发器三、 各类触发器框图、功能表和特性方程RS触发器：（SR=0） （R=S=0 “保持”；R=0,S=1 “置0” R=1,S=0 “置1”； R=S=1 状态不定）JK触发器： （J=K=0 “保持”；J=0,K=1 “置0” J=1,K=0 “置1”； J=K=1 “翻转”）D触发器：

13、T触发器： T'触发器： (教材P151)四、 各类触发器动作特点及波形图画法基本RS触发器：SD、RD每一变化对输出均产生影响时钟控制RS触发器：在CP高电平期间R、S变化对输出有影响 T'触发器：Q是CP的二分频 边沿触发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。 无圈，上升沿触发有圈下降沿触发1、维持阻塞型D触发器及其CP、D的波形如图所示。 试对应画出Q的波形。触发器初始状态为0。 2、边沿JK触发器及其CP、J、K的波形见图。试对应画出Q的波形。 触发器初始状态为0。 3、试画出如图所示电路（TTL型）输出端、对应CP的波形图，设触发器初始状态

14、为0。 时序逻辑电路知识要点一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。时序逻辑电路由组合逻辑电路和存储电路组成。按是否有记忆功能，可以将数字电路分为“组合逻辑电路”、“时序逻辑电路”。时序电路按照输出信号的特点，可分为摩尔型时序电路和米莱型时序电路 二、同步时序逻辑电路的分析方法（按步骤解题） 逻辑图判断电路类型写出驱动方程写出状态方程写出输出方程画出状态转换图试分析如图P4.15同步时序逻辑电路，并写出分析过程。图P4.15解：（1）写出驱动方程 （2）写出状态方程，（3）列出状态转换真值表0000011000000010101010110

15、10011110010011100111001（4）画出状态转换图（5）自启动校验，能够自启动（6）结论：具有自启动能力的同步五进制加法计数器。1. 集成计数器框图及功能表的理解4位二进制同步加计数器CD4520；掌握利用CD4520构成6进制、8进制、10进制、12进制、24进制、60进制。4位同步二进制计数器74LS161：异步清0（低电平），同步置数，CP上升沿计数，功能表 4位同步十进制计数器74LS160：同74LS161 同步十六进制加/减计数器74LS191：无清0端，只有异步预置端，功能表 双时钟同步十六进制加减计数器74LS193：有二个时钟CP，CPD，异步置0（H），异步

16、预置（L）2 用集成计数器组成任意进制计数器的方法复位法：集成计数器有清零端，则可控制清零端来改变计数长度。 如果是异步清零端，则N进制计数器可用第N个状态译码产生控制信号控制清零端，如果是同步清零，则用第N-1个状态译码产生控制信号，产生控制信号时应注意清零端时高电平还是低电平。 置位法：控制预置端来改变计数长度。如果异步预置，则用第N个状态译码产生控制信号如果同步预置，则用第N-1个状态译码产生控制信号，也应注意预置端是高电平还是低电平。CD4520:反馈复位法：六进制七进制十进制 六十进制74LS161反馈复位法（异步清零）异步清零端，N进制计数器可用第N个状态译码产生控制信号控制清零端，十进制六进制十二进制 同步预置法：同步预置，则用第N-1个状态译码