行间转移面阵CCD驱动电路

1、基于CPLD的行间转移面阵CCD驱动电路的研究姓名：导师：学号：n课题意义？n主要工作？n结论？n课题意义？n主要工作？n结论？主要工作主要工作nIT型面阵面阵CCDCCD ？驱动脉冲特点驱动脉冲特点？的研究与实现？nIT型面阵面阵CCDCCD电源的特点电源的特点？与实现？n面阵CCD驱动程序设计驱动程序设计？与仿真？n驱动硬件电路硬件电路？的设计的设计？n驱动印刷电路板印刷电路板？的设计的设计返回返回主要工作主要工作课题的意义n当前面阵CCD应用广泛，但驱动方面研究集中于时序方面，整体驱动系统的研究驱动系统的研究（软件+硬件）不完整也不全面。nCPLD的高速以及并行性nVHDL语言的通用性和

2、可靠性n电路的可扩展性n有效的控制了产品开发的成本，而且极大的提高了提高了同类型产品开发的效率产品开发的效率。 返回行间转移面阵CCD（ICX098AK）水平驱动：两路时序 H1/H2；垂直驱动：四路脉冲 V1/V3/V2A/V2BCPLD输出的V2a与V2b分别与XSG1及XSG2（均为二值时序）合成成为二值时序）合成成为V2A和V2B（三电平脉冲三电平脉冲）还需要CCD输出 “采样/保持”以及“模数转换”芯片的控制时序。总时序数为总时序数为22路。路。返回前期时序的实现（VHDL编程）n使用唯一唯一的系统时钟，在其基础上进行同步的设计n采用多进程多进程（Process）并行工作并行工作n在

3、程序运行时需要的所有中间变量以及传值参数均使用信号参数信号参数（Signal）n通过单一系统时钟单一系统时钟的分频、计数与组合输出所有需要的驱动时序n重要经验n-Counter780:780*6-1n process(MCK6)n beginn if(MCK6event and MCK6=1)thenn if(Co1=1001001000111)thenn Co1=0000000000000;LineFlag=1;n else Co1=Co1+1;LineFlag=0;n end if;n end if;nend process;n水平转移时序进程：n-H1 and H2:44116(*3)n

4、 process(MCK6)n beginn if(MCK6event and MCK6=1)thenn if(Co10000100001000)thenn H1_temp=1;n elsif(Co10001010111000)thenn H1_temp=0;n else H1_temp=1;n end if;n end if;nend process;nH1=H1_temp and CP_temp;nH2=not(H1_temp and CP_temp);返回n延时方面延时方面 n仿真中，计数器的延时相当于一个门 。n与（and）、或 （or）、异或（xor）对应的延时是相同的，而not（非

5、）不会产生延迟。 n对信号无论几次做逻辑运算（求与、求或、求非）， 除了not，都只相当于一个门的延迟。 n程序方面程序方面 n编程中应尽量减少变量的使用 。使用变量，无法对设计的运行情况有效验证。n算法方面算法方面 n奇数分频与半整数分频在程序编写中积累的部分经验在程序编写中积累的部分经验 返回返回PrevNext芯片说明要求的时序 编程实现的编程实现的22路时序（路时序（1）图3.4.1仿真帧视图 返回NextPrev编程实现的22路时序（2）图3.4.3仿真行视图返回NextPrev编程实现的22路时序（3）图3.4.4单行仿真时序图返回NextPrev编程实现的22路时序（4）图3.4

6、.5单行仿真时序图返回NextPrev驱动电路系统面阵CCD驱动脉冲的特点：1.垂直脉冲为三值脉冲(+15V,0V,-8.5V)，需将CPLD输出二值时序进行合成。2.其他驱动脉冲部分0-5V；部分0-3.3V 故而需要电平转换（低压差线性转换）3. +15V上电需早于上电需早于-8.5V。4.需要CPLD开漏设置。返回n驱动脉冲产生电路？n上电顺序管理电路？n电平转换电路 ？n外围支持电路？n输出信号预处理电路？ n输出端口 ？系统模块构成系统模块构成返回三值电平生成方案n1.n2.使用集成驱动脉冲合成器返回脉冲合成电路返回上电控制方案n1.n2.使用MAX68534063升压电路34063

7、升压电路CTRL_1CTRL_25V5V15V-8.5V15V-8.5V返回上电控制电路返回MAX685电路参数电路参数 n由R4和R3构成的分压器确定着反向输出电压的压值。，应尽量使R4和R2的值接近100K。 （1）n由R1和R2构成的分压器确定着正向输出电压的压值 （2）返回电平转换电路左图左图-可调电源电路可调电源电路 使用集成运放实现内外电路的阻抗隔离。通过滑动变阻器调节输出电压压值。 CPLD的电源选择电路（右的电源选择电路（右图）图）由于EPM7128具有多电压接口，为实现CPLD的双电压输出选择，设计了为VCCIO输入两种电压的跳线供用户选择。 返回CPLD下载电路，系统时钟下

8、载电路，系统时钟 返回输出信号预处理电路输出信号预处理电路 返回试验接口 返回JTAG下载电路PCB返回JTAG下载器PCB返回系统模块分布及构成？返回PCB制成型的驱动电路PCB 返回结论n（1）针对面阵针对面阵CCD驱动时序的要求，设计完成了驱动时序的要求，设计完成了ICX098AK芯片的基于VHDL的驱动程序驱动程序。并使用软件进行了仿真，仿真结果和要求完全吻合。n（2）针对面阵针对面阵CCD工作时序特征工作时序特征，设计了设计了以EPM7128SLC84-5和CXD1267AN共同构成的驱动脉冲产生电路驱动脉冲产生电路。 使得CPLD的二电平驱动时序转化为+15V/0V/-8.5V的三

9、电平面阵CCD驱动脉冲。n（3）针对面阵针对面阵CCD上电的特殊性上电的特殊性，设计了设计了以MAX685为核心的可扩充功能的上电顺序管理电路上电顺序管理电路。n（4）针对系统单电平工作的可能性针对系统单电平工作的可能性，设计了设计了以MAX687为主要芯片的低压差线性稳压及电平转换电路低压差线性稳压及电平转换电路。n（5）设计了设计了JTAG下载电缆及其对应的下载电缆及其对应的CPLD编程接口编程接口。n通过以上设计构成了一个完整的面阵设计构成了一个完整的面阵CCD驱动电路系统驱动电路系统。在电路设计完成后又进行了对应PCB印刷电路板的设计印刷电路板的设计，完成了PCB板的布局，布线等工作并制成实际的双层电路板。 返回n综上，本文通过对面阵CCD驱动电路系统的软件和硬件的综合设计，完成了基于EP