自动换挡型数字频率计设计(纯数字电路)_第1页
自动换挡型数字频率计设计(纯数字电路)_第2页
自动换挡型数字频率计设计(纯数字电路)_第3页
自动换挡型数字频率计设计(纯数字电路)_第4页
自动换挡型数字频率计设计(纯数字电路)_第5页
已阅读5页,还剩22页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、电子技术课程设计实验报告 题 目: 自动换挡型数字频率计 专 业: 级 电子信息工程 姓 名: 学 号: 同组成员: 目录一、设计目的二、设计目标1、 整体功能要求2、 系统结构要求3、 电气指标三、方案比较四、理论分析1、 基本原理2、 整体框图五、单元电路设计和整体电路图1、 信号整形电路设计2、 时基电路设计3、 闸门电路设计4、 控制电路设计5、 小数点显示电路设计6、 整体电路图六、电路仿真结果记录及分析七、元器件列表八、心得体会自动换挡型1HZ999KHZ数字频率计一、 设计目的本次课程设计主要是配合模拟电子技术和数字电子技术理论课程而设置的一门实践性课程,起到巩固所学知识,加强综

2、合能力,培养电路设计能力,提高实验技术,启发创新思想的效果。二、 设计目标1、整体功能要求频率计主要用于测量正弦波、矩形波等周期信号的频率值。2、系统结构要求数字频率计(自动换挡)自动输入信号显示结果数字频率计的整体结构要求如图所示。图中被测信号为外部信号,送入测量电路进行处理、测量,自动换挡指的是超量程自动换高档,低量程自动换低档。 图1 系统结构图3、电气指标(1)被测信号波形:正弦波、矩形波。(2)被测信号的频率范围:1Hz999KHz,共分为4个档位: 1Hz档位: 1Hz999HZ10Hz档位: 10Hz9.99KHZ100Hz档位: 100Hz99.9KHZ1000Hz档位:1KH

3、z999KHZ(3)测量精度:用3位数码管显示测量数据,用3个发光二极管表示单位,分别对应3个高档位。测量误差小于10%。(4)具有自检功能,即用仪器内部的标准脉冲校准测量精度。(5)具有自动换挡功能,即超量程能换高档,欠量程换低档。三、方案比较方案一:1、 采用555定时器构成多谐振荡器产生1000HZ的脉冲信号,然后在通过三个十进制分频器产生100HZ、10HZ、1HZ的脉冲信号,用74LS151选择器选择闸门信号。2、利用二输入端四与非施密特触发器74LS132作为控制电路产生清零、锁存、计数信号来控制电路分别输入到计数器和锁存器的对应端口。3、采用74LS160十进制计数器计数,送到译

4、码器4511BD,4511BD不仅可以把十进制译成对应的二进制,还具有锁存的功能,当计数器计数的时候数码管就不会一直闪,等计数完成锁存的是最终结果。4、显示器使用三个数码管,当测量的频率从999HZ升到1000HZ以后,个位数就被四舍五入了,即产生了误差,而且量程越大误差也越大。5、 自动换挡选用74160N作为自动换挡的核心,A,B,C,D四个信号输入端全部接地信号输入数字频率计后,从最低挡开始计数,换挡信号由计数部分的最高位所用的74160芯片的进位输出信号作为自动换挡部分74160芯片的CLK信号。方案二:1、采用晶体振荡器产生1000HZ的脉冲信号。2、用三个JK触发器使闸门信号发生不

5、同的延时再加上几个非门分别产生清零、计数、锁存信号。3、 把锁存和译码分开,用74LS273做锁存器、7448N做译码器。4、自动换挡部分仍然采用方案一的换挡方式。方案三:1、 采用555定时器构成多谐振荡器产生1000HZ的脉冲信号,但是采用与方案一不同的占空比可调的多谐振荡器然后在通过三个十进制分频器产生100HZ、10HZ、1HZ的脉冲信号,用74LS151选择器选择闸门信号。2、在设计自动换挡部分时,将计数电路和换挡电路一起考虑,设置闸门信号时,多一个信号专门用作换挡用。同时,利用芯片74192的移位寄存功能,作超量程能换高档,欠量程换低档的核心部分。3、把闸门信号输到74LS160的

6、CLK端,把74160的输出端A、B输到74LS139的输入端,其输出就能产生计数、锁存、换挡、清零控制信号。4、计数,锁存,显示,整形等部分与方案一一致。方案选择:我们选用的是方案三。用555定时器这个芯片连接构成振荡器用的器件比较少,连接简单,使用灵活、方便,而晶体振荡器由晶体外加许多电容、电感、电阻组成,用的器件多而杂容易接错。而两个555定时器构成的多谐振荡器相比,考虑到数字频率计的实际应用的功能拓展,需要对其占空比有所考虑,因而选用方案三的多谐振荡器。控制部分也是,从设计思路方面讲,方案一和方案二都是立足于“先计数再换挡”的习惯性想法,这无形中给自动换挡部分的实现带来了麻烦,就是我们

7、需要在各种各样的信号中选择信号或者信号的组合以实现换挡功能。而方案三则是在开始设计时就将计数和换挡放在一起统一考虑,这样能直接给换挡带来方便。译码器4511BD兼有锁存的功能,不仅减少了成本,而且使得电路结构简单不少,而使用其他芯片时则是只能实现其中一种功能,需要使用较多的芯片,而这些在实际情况里带来的问题是延时和散热问题。四、理论分析1、 基本原理数字频率计用于测量正弦信号、矩形信号等周期信号波形的频率,其概念是单位时间里的脉冲个数,如果用一个定时时间T控制一个闸门电路,时间T内闸门打开,让被测信号通过而进入计数译码,可得到被测信号的频率fx=,若T=1秒,则fx=N。(1)控制电路原理:

8、控制电路里面要产生计数清零信号和锁存控制信号,清零开始锁存开始,清零结束计数开始,计数结束锁存结束,控制电路还要包括自动换挡。(2)计数显示电路原理:在闸门电路导通的情况下,开始计数被测信号中有多少个上升沿。在计数的时候数码管不显示数字。当计数完成后,此时要使数码管显示计数完成后的数字。(3)小数点显示原理:当没有小数点亮时表示单位为HZ,有小数点亮的时候表示单位为KHZ,当数码管的小数点控制端口输入高电平时小数点自动点亮。(4)自动换挡原理 首先先设定,在显示部分的三个显示屏上全部为非零的数,且计数最高位的芯片74160N的进位输出端没有进位时,认为此时的挡位是合适的挡位。所以,超量程换高档

9、的原理为:计数最高位的芯片74160N的进位输出端有进位时,应该使当前的档位提高一个档位增大量程;而欠量程换低档的原理则是:只要三个显示器的最高位没有显示数字或者说仅仅是显示0时即第二个计数器没有进位,应该使当前的档位降低一个档位减小量程。2、 整体框图计数器锁存器译码器时钟电路10进制分频器显示器整形正弦波矩形波自检控制电路闸门1s0.001s数字频率计原理框图 五、单元电路设计和整体电路图1、信号整形电路设计 由于我们设计的是要在定时时间T内计算脉冲个数,而有些信号例如正弦信号、三角波信号就不满足要求,所以要将这些信号整形后产生同频率的方波信号才能进入闸门进行计数。我们让信号经过运放放大,

10、在经过一个有555定时器构成的施密特触发器就可以达到整形的效果。 图1-1 信号整形电路图1-2 正弦波经信号整形电路后的方波2、时基电路设计它包括两个部分:脉冲产生电路和分频电路脉冲产生电路:它是由555定时器和RC元件组成的振荡器,要求其产生1000Hz的脉冲.图中,和是定时电容C的充电电阻,和R4是电容C的放电电阻。当电源接通后放电段截至,通过、和对C充电,电路翻转时,放电导通,C通过、和放电。输出端输出矩形脉冲信号的周期为:频率为 脉冲产生电路图为图2-1 脉冲产生电路 分频电路:主要由十进制计数器74LS160组成,因为振荡器产生的是1000Hz的脉冲,也就是其周期是0.001s,而

11、时基信号要求为0.001s、0.01s、0.1s和1s。脉冲信号经过一个74LS160后就被十分频了,我们用了三个74LS160,所以555产生的1kHz的信号经过三次分频后得到3个74LS160的输出信号频率分别为100Hz、10Hz和1Hz。图2-2 分频电路3、 控制信号产生电路把闸门信号输到74LS160的CLK端,把74160的输出端A、B输到74LS139的输入端,其输出就能产生计数、锁存、换挡、清零控制信号。4、 闸门产生和换挡控制电路设计 我们是通过74LS153双4选一数据选择器来选择所要的脉冲信号即闸门信号,由74LS153接换挡电路的A,B来对脉冲信号的选择进行控制。当B

12、A输入00时74LS151输出的方波的频率是1Hz;当BA输入01时74LS151输出的方波的频率是10Hz;当BA输入10时74LS151输出的方波的频率是100Hz,当BA输入11时74LS151输出的方波的频率为1000HZ。然后将74LS151输出的方波作用到控制信号产生电路的CLK端,将1Y0,1Y1,1Y2,1Y3输出的信号分别接到相应端口,完成控制功能。同时,如同在换挡原理中所说,计数最高位的芯片74160N的进位输出端有进位时,应该使当前的档位提高一个档位;而只要三个显示器的最高位没有显示数字或者说仅仅是显示0时,应该使当前的档位降低一个档位。按照一个控制周期内,计数,锁存,换

13、挡,清零的顺序依次进行。换挡的实现:首先必须说明,换挡电路(1)中的两个D触发器的应用:当D触发器如下图一样的连接时,其输出信号会如此变化:每一个控制周期开始时,前一个周期的清零信号使D触发器的输出端Q=0,=1;之后,第1个脉冲信号输入时,Q和都会有一个跳变,分别表现为:Q输出端为向上的跳变,为向下的跳变。另外,换挡电路(2)中的74192N的UP和DOWN的输入端是上升沿触发(1)低档到高档:此时计数最高位的芯片74160N的进位输出端有进位,计数中间位的芯片74160N的进位输出端一直有进位,这时,需要使换挡电路中的UP触发,而不能使DOWN触发,则决定了要使UP输入端接的是输出的信号,

14、因为的输出信号在第1次进位脉冲输入时就已经完成了向下的跳变,而这不会使DOWN触发。同时,在触发之后,一直为低电平,和经过非门的换挡信号进行与运算之后,仍然输出为低电平。而与之相反,Q端输出的波形完成了向上跳变,在和同样经过非门的换挡信号与运算后,一定会有向上的跳变,可以使UP触发。(2)高档换低档:高位到低位时,计数最高位的芯片74160N和计数中间位的芯片74160N的进位输出端都没有进位,这时,不能使换挡电路中的UP触发,而要使DOWN触发。当的输出信号在没有进位脉冲输入时就保持高电平,但在和经过非门的换挡信号进行与运算之后,一定会有向上的跳变,可以使DOWN触发。同时,Q的输出信号在没

15、有进位脉冲输入时就保持低电平,和换挡信号进行与运算之后,仍然输出为低电平,没有跳变,UP没有触发。同时需要对74192N中各个输入输出端进行说明:(1) A,B,C,D四个输入端中,C,D两个输入端不用,接地即可,A,B两个输入端则是用预先选择档位,图中的A,B两个输入端接高电平,表示选择1000Hz的档位。(2) QA,QB,QC,QD四个输出端中,QA,QB直接接到量程选择电路中数据选择器的A,B端,QC这样的连接是为了当QA, QB,QC输出的信号组合将为为001时,保持选择1000Hz档位时的结果。(3) B0(或C0)中的输出信号表示,在QA,QB为00的组合时,不出现11的组合形式

16、(74192N为一个16进制的可逆移位寄存器,所以,在出现低两位出现00组合时,继续减会出现11的组合)。(a) 信号选择电路 (b)闸门产生电路(c)换挡电路(1)(d)换挡电路(2)图3-1 信号选择电路和闸门产生电路 闸门产生电路产生的信号如下图所示,往下依次为计数器计数电路中的PT端控制信号波形、CLR段清零信号波形、4511锁存端波形,波形CLR低电平的时候,计数器清零。在一个控制周期内,计数之前对计数器进行了清零。根据4511BD的功能表可以知道,因为74160的PT端为上升沿触发,CLR端为下降沿触发,4511BD的LE输入端为下降沿触发的特点和在换挡电路对换挡信号的要求,除了清

17、零信号为,其余控制信号全部要通过一个非门之后才能实现其功能。图3-2 闸门产生电路的输出信号波形5、 计数、锁存、显示电路 如图4所示,由于题目所要求的数码管数量和档位设置计数部分我们采用了三个十进制计数器74LS160,锁存部分用了三个4511BD,显示部分用了三个7段带小数点的数码管。三个74LS160的ENP和ENT端均同时接计数器CP信号,LOAD端均接高电平,CLR均接清零信号,第一个74LS160的CLK端接的是通过闸门的被测信号,而第一个74LS160的进位输出RCO端接到第二个的CLK端,第二个的RCO端则接到第三个的CLK端。当被测信号进入闸门接到第一个74LS160的CLK

18、端且CP为高电平时计数器开始计数,锁存部分的4511BD兼有锁存和译码的功能,LE端均接锁存信号,BI、LT端均接高电平,4511BD的输入端为4个二进制数通过译码后输出高低不同的电平接至数码管控制LED灯的亮与暗而使数码管显示不同的十进制数。图4 计数、锁存、显示电路6、量程显示电路 显示电路主要是依靠74LS13924译码器的作用,当AB的组合为00,01,10和11时,使显示1Hz,10Hz,100Hz,1000Hz的发光二极管发光。6、 自检电路设计各个开关分别接1KHZ、100HZ、10HZ、1HZ、待测信号,当接到这四个闸门信号的其中一个时都可以作为自检,只要结果显示跟接入信号一样

19、就说明我们的电路设计是正确的。7、 总电路图6、 电路仿真结果记录及分析1、 整形电路的调试输入信号为1000Hz的正弦波信号,输出的图形如下:正弦波经信号整形电路后的方波2、脉冲产生电路的调试 我们采用一个555定时器和RC电容电阻元件组成一个多谐振荡器产生1000HZ的方波信号,我们用一个示波器接在555定时器的输出端测量产生信号的波形,我所设置的横坐标参数为1ms/DIV,刚好产生信号的周期为1ms,即f=1000HZ,所以测试结果正确。 脉冲信号波形和测量探针显示的结果3、 分频电路的调试 左图表示的是1Hz的信号和10Hz信号的波形,右图表示的是100Hz的信号和1000Hz信号的波

20、形,4、 控制电路的测试我们用逻辑分析仪测试芯片74139N的四个个输出端的波形结果如下图所示,能够实现计数、锁存、换挡、清零的控制,当计数器CP信号下降沿时锁存信号也到达下降沿,计数、锁存结束显示器显示,测量结果正常。控制信号波形5、计数、锁存电路的测试将74160的CLR端,LD端都接高电平,3个74160级联,构成异步十进制计数器,同时4511的5端要接0,接好后给最低位的74160一个CP信号,让函数信号发生器产生一个适当频率的方波。这样,计数器就开始计数了。6、显示电路的测试将4511BD的BI、LT接高电平,LE端接地,2、1、7脚均接高电平,6脚接低电平,二进制数为0111,即为

21、十进制的7,如图测试结果显示为十进制的七,这样显示器就可以应用了显示电路测试连接图7、 自动换挡电路的测试 (1)、换挡电路1的测试:图1-1 测试电路 图1-2 左图为初始波形,右图为整体波形从图中可以清楚的看到:当D触发器的CLK输入端为高电平,且有进位时,Q的输出信号有一个向上的跳变,之后一直为高电平,而为低电平。图2-1 测试电路 图2-2 左图为初始波形,右图为整体波形从图中可以清楚的看到:当D触发器的CLK输入端为低电平,且有进位时,Q的输出信号为低电平,而有一个向上的跳变,之后一直为高电平。图3-1 测试电路 图3-2 左图为初始波形,右图为整体波形从图中可以清楚的看到:当D触发

22、器的CLK输入端为高电平,且没有进位时,Q的输出信号为低电平,而有一个向上的跳变,之后一直为高电平。图4-1 测试电路 图4-2 左图为初始波形,右图为整体波形从图中可以清楚的看到:当D触发器的CLK输入端低高电平,且没有进位时,Q的输出信号为低电平,而有一个向上的跳变,之后一直为高电平。综上可知:如此连接电路图时,Q只会在既有进位信号输入,又是D触发器的CLK为高电平时才会触发,产生向上的跳变。当CLK输入为低电平有效时,则是与Q的情况完全相反,则用Q 的输出信号做高档换低档的控制信号,的输出信号做低档换高档的控制信号。可知:自动换挡电路1是可以实现预定的功能的。(2)、自动换挡电路2的测试

23、 调节各个控制开关,使R=0,“UP”接时钟脉冲,“DOWN”和“LOAD”接高电平。仿真开始,计数器工作在十进制加法模式,由“9 0”,且在“CO”端产生进位信号,进位逻辑指示灯亮;重新 调节各个控制开关,使R=0,“DOWN”接时钟脉冲,“UP”和“LOAD”接高电平。仿真开始,计数器工作在十进制减法模式,在“ 0 9”之间来回变换。7、 元器件列表:八、心得体会 经过三个星期的努力研究,我们小组终于顺利设计出了数字频率计。这个过程当中,每一次的小小突破,都给我们带来巨大的喜悦,真可谓皇天不负苦心人,三个星期来的汗水没有白流。这次课程设计给了我们一次锻炼自己,提高自己动手和思考分析以及解决问题的能力,我们不仅收获了

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论