成都电子科技大学本科836数字电路(数字逻辑设计)第八章(1)

1、1 1第第 8 8 章章 时序逻辑设计实践时序逻辑设计实践SSISSI型锁存器和触发器型锁存器和触发器MSIMSI器件：计数器、移位寄存器器件：计数器、移位寄存器其它：文档、迭代、故障和亚稳定性其它：文档、迭代、故障和亚稳定性数字逻辑设计及应用数字逻辑设计及应用2 2内容回顾内容回顾时序电路文档标准时序电路文档标准定时图定时图及其规范及其规范 锁存器和触发器锁存器和触发器SSI型锁存器和触发器型锁存器和触发器应用：开关消抖、总线保持应用：开关消抖、总线保持多位寄存器和锁存器多位寄存器和锁存器3 38.4 8.4 计数器计数器模（模（modulus）：循环中的状态个数）：循环中的状态个数模模m计

2、数器（又称计数器（又称 m分频计数器）分频计数器）n位二进制计数器位二进制计数器状态图中包含有一个循环的任何时钟时序电路状态图中包含有一个循环的任何时钟时序电路S1S2S3SmS5S4ENENENENENENENENENENENENEN4 4计数器的分类计数器的分类按时钟：同步、异步按时钟：同步、异步按计数方式：加法、减法、可逆按计数方式：加法、减法、可逆按编码方式：二进制、十进制按编码方式：二进制、十进制BCD码、循环码码、循环码计数器的功能计数器的功能计数、分频、定时、产生脉冲序列、数字运算计数、分频、定时、产生脉冲序列、数字运算本节内容本节内容行波计数器、同步计数器行波计数器、同步计数器

3、MSI型计数器及其应用型计数器及其应用二进制计数器状态的译码二进制计数器状态的译码5 5行波计数器（行波计数器（ripple counterripple counter）q 利用利用 T T 触发器实现：触发器实现：Q* = QQQT考虑二进制计数顺序：考虑二进制计数顺序：只有当第只有当第 i-1 i-1 位由位由1 10 0时，时，第第 i i 位才翻转。位才翻转。CLKQQTQQTQQTQQTQ0Q1Q2Q36 6CLKQ0Q1Q2CLKQQTQQTQQTQQTQ0Q1Q2Q3速度慢，速度慢，最坏情况，第最坏情况，第n位要经过位要经过 ntTQ 的延迟时间的延迟时间 异步时序异步时序7 7

4、同步二进制加法计数器同步二进制加法计数器1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二进制数的末位加在多位二进制数的末位加 1，仅当第仅当第 i 位以下的各位都为位以下的各位都为 1 时，时，第第 i 位的状态才会改变。位的状态才会改变。最低位的状态每次加最低位的状态每次加1都要改变。都要改变。EN QT Qq 利用有使能端的利用有使能端的 T T 触发器实现：触发器实现：Q* = ENQ + ENQ = EN Q通过通过EN端进行控制，端进行控制，需要翻转时，使需要翻转时，使 EN = 1 ENi = Qi-1 Qi-2 Q1 Q0EN0 = ? 18 8同步计数器同步计

5、数器1CLKQ0Q1Q2C如何加入使能端？如何加入使能端？9 9有使能端的同步计数器有使能端的同步计数器CNTEN低位低位 LSB高位高位 MSB串行使能串行使能1010CNTEN有使能端的同步计数器有使能端的同步计数器并行使能并行使能高位高位 MSB低位低位 LSB11 11同步二进制加法计数器同步二进制加法计数器1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二进制数的末位加在多位二进制数的末位加 1，仅当第仅当第 i 位以下的各位都为位以下的各位都为 1 时，时，第第 i 位的状态才会改变。位的状态才会改变。最低位的状态每次加最低位的状态每次加1都要改变。都要改变。对于对

6、于D触发器：触发器：Q* = DDi = (Qi-1 Q1 Q0) QD Q CLK Q= EN Q考虑考虑 T 触发器：触发器：Q* = EN Qq 利用利用 D D 触发器实现：触发器实现：D0 = 1 Q = Q1212CLKEN同步清零和预置数同步清零和预置数Q0Q1Q2Q3D0D1D2D31313LD_LCLR_LA计数功能的电路计数功能的电路Qi* = (Qi-1 Q1 Q0) QQA同步清零和预置数功能同步清零和预置数功能P508 图图 8-3114144 4位二进制计数器位二进制计数器74x16374x163CLR同步清零同步清零LD同步预置数同步预置数RCO进位输出进位输出E

7、NPENT使能端使能端进位输出清零进位输出清零15154 4位二进制计数器位二进制计数器74x16374x16374x163的功能表的功能表01111CLK工作状态工作状态同步清零同步清零同步置数同步置数保持保持保持保持, ,RCO=0计数计数CLR_L LD_L ENP ENT0111 0 1 0 1 174x161异步清零异步清零16167474x163x163工作于自由运行模式时的接线方法工作于自由运行模式时的接线方法1717自由运行的自由运行的163163可以用作可以用作2 2、4 4、8 8和和1616分频计数器分频计数器012345678910 11 12 13 14 150181

8、8其它其它MSIMSI计数器计数器74x160、74x1621位十进制（位十进制（BCD）加法计数器（异、同步清零）加法计数器（异、同步清零）01234567890QAQBQCQDQC、QD都是十分频，但占空比不是都是十分频，但占空比不是501919其它其它MSIMSI计数器计数器74x169可逆计数器可逆计数器74x160、74x1621位十进制（位十进制（BCD）加法计数器（异、同步清零）加法计数器（异、同步清零）UP/DNUP/DN = 1 加法计数（升序）加法计数（升序）UP/DN = 0 减法计数（降序）减法计数（降序）使能输入使能输入进位输出进位输出低电平有效低电平有效2020AB

9、CG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA如何控制地址端自动如何控制地址端自动轮流选择输出轮流选择输出Y0Y7 计数器的应用计数器的应用2121二进制计数器状态的译码二进制计数器状态的译码若在一次状态转移中有若在一次状态转移中有2 2位或多位计数位同时变化，位或多位计数位同时变化，译码器输出端可能会产生译码器输出端可能会产生“尖峰脉冲尖峰脉冲” ” 功能性冒险功能性冒险012345670122222 CLK 8 8位寄存器位寄存器还有更好的办法。还有更好的办法。改进：消除改进：消除“毛刺毛刺”2323任

10、意模值计数器任意模值计数器利用利用SSI器件构成器件构成 时钟同步状态机设计时钟同步状态机设计利用利用MSI计数芯片构成计数芯片构成 利用利用n位二进制计数器实现模位二进制计数器实现模m计数器计数器分两种情况考虑：分两种情况考虑： m 2n 清零法、置数法清零法、置数法2424用用4 4位二进制计数器位二进制计数器74x16374x163实现模实现模11 11计数器计数器q 清零法清零法S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15计数到计数到1010时，时，利用同步清零端利用同步清零端强制为强制为0000。 m2m2n n 情况情况2525q 清零法清零法计数到

11、计数到1010时，时，利用同步清零端利用同步清零端强制为强制为0000。 m2m2n n 情况情况用用4 4位二进制计数器位二进制计数器7474x163x163实现模实现模11 11计数器计数器CLKQ0Q1Q2Q3思考：思考：如果是如果是74x161（异步清零）（异步清零）可以这样连接吗？可以这样连接吗？ 利用利用10111011状态异步清零，会出现状态异步清零，会出现“毛刺毛刺”2626用用4 4位二进制计数器位二进制计数器74x16374x163实现模实现模11 11计数器计数器q 置数法置数法 m2m2n n 情况情况S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15计数到计数到1111时，时，利用同步预置数端利用同步预置数端强制输出为强制输出为01012727用用4 4位二进制计数器位二进制计数器7474x163x163实现模实现模11 11计数器计数器q 置数法置数法 m2m 2n m 2n）先进行级联，再整体置零或预置数先进行级联，再整体置零或预置数例：用例：用74x163构造模构造模193计数器计数器 两片两片163级联得级联得8位二进制计数器（位二进制计数器（0255） 采用整体清零法，采用整体清零法，0192 采用整体预置数法，采用整体预置数法，63255 25619363 （P512图图8-40）若若 m