第5章微型计算机原理与应用

1、第五章第五章 存储器系统存储器系统主要内容主要内容u存储器的类型存储器的类型 随机存储器随机存储器RAM；只读存储器；只读存储器ROMu存储器的设计、地址分配存储器的设计、地址分配u外设的地址分配外设的地址分配第五章第五章 存储器系统存储器系统重点内容重点内容u存储器的类型存储器的类型u存储系统的设计存储系统的设计 存储器是计算机系统的记忆设备。存储器由一些能够表示二存储器是计算机系统的记忆设备。存储器由一些能够表示二进制进制“0”“0”和和“1”“1”的状态的物理器件组成，这些具有记忆功能的的状态的物理器件组成，这些具有记忆功能的物理器件构成了一个个存储元，物理器件构成了一个个存储元，每个存

2、储元可以保存一位二进制每个存储元可以保存一位二进制信息。信息。8 8个存储元构成一个存储单元个存储元构成一个存储单元，可存放，可存放8 8位二进制信息即一位二进制信息即一个字节（个字节（ByteByte）。）。许多存储单元组织在一起就构成了存储器。许多存储单元组织在一起就构成了存储器。 存储器中存储单元的总数称为存储器的容量。存储器中存储单元的总数称为存储器的容量。 存储器由两种基本操作存储器由两种基本操作读操作和写操作。读操作和写操作。5.1 5.1 概述概述非破坏性非破坏性破坏性破坏性存储器是用来存储信息的部件；存储器是用来存储信息的部件；存储器的三级结构：存储器的三级结构：主主存存快存快

3、存 外外存存CPU 计算机的存储器根据其设在主机内还是设在主机外分为内部计算机的存储器根据其设在主机内还是设在主机外分为内部存储器和外部存储器。存储器和外部存储器。 存储器使用的存储介质有半导体器件、磁性材料、光盘等。存储器使用的存储介质有半导体器件、磁性材料、光盘等。 半导体存储器按照工作方式的不同分为：半导体存储器按照工作方式的不同分为： 随机存储器（随机存储器（RAMRAM） 只读存储器（只读存储器（ROMROM）5.1 5.1 概述概述 双极型双极型 RAM 静态静态 动态动态 掩膜掩膜 ROM ROM 可编程可编程 PROM 可擦写可擦写 EPROM MOS半导体半导体存储器存储器5

4、.1 5.1 概述概述 半导体存储器按照工作方式的不同分为：半导体存储器按照工作方式的不同分为： 随机存储器（随机存储器（RAM）；）； 只读存储器（只读存储器（ROM）存取时间短，存取时间短，集成度低，功集成度低，功耗大，价格高耗大，价格高双稳态触发器双稳态触发器功耗低，价格功耗低，价格较便宜较便宜电容存储信息，电容存储信息，集成度高，功集成度高，功耗低，价格较耗低，价格较便宜便宜可进行一次可进行一次编程编程紫外线照射紫外线照射擦除擦除5.1.2 5.1.2 存储器的分类存储器的分类 随机存储器随机存储器RAM：双极型半导体：双极型半导体RAM； MOS型型RAM（SRAM、DRAM）。）。

5、只读存储器只读存储器ROM：掩膜只读存储器（：掩膜只读存储器（ROM）；）； 可编程可编程ROM（PROM） 可擦除可编程可擦除可编程ROM（EPROM、EEPOM） 通用寄存器堆及指令、通用寄存器堆及指令、数据缓冲栈数据缓冲栈高速缓存高速缓存主存储器主存储器联机外存储器联机外存储器脱机外存储器脱机外存储器由上由上至下至下容量容量越来越来越大，越大，速度速度越来越来越慢越慢5.1.3 5.1.3 存储器芯片的主要技术指标存储器芯片的主要技术指标存储容量存储容量存取周期和存取时间存取周期和存取时间可靠性可靠性功耗功耗连续起动两次独立的存连续起动两次独立的存储器操作所需间隔的最储器操作所需间隔的最

6、小时间小时间起动一次存储器操作起动一次存储器操作到完成该操作所需的到完成该操作所需的时间时间“存储单元存储单元存储存储单元的位数单元的位数”CPU读写存储器的时间必须大于存储芯片的额定存取时间读写存储器的时间必须大于存储芯片的额定存取时间（1） 存储体存储体 一个基本存储电路只能存储一个二进制位。一个基本存储电路只能存储一个二进制位。 将基本的存储电路有规则地组织起来，就是存储体。将基本的存储电路有规则地组织起来，就是存储体。 存储体又有不同的组织形式：存储体又有不同的组织形式： 将各个字的将各个字的同一位同一位组织在一个芯片中，如：组织在一个芯片中，如：8118 16K*1（DRAM） 将各

7、个字的将各个字的 4位位 组织在一个芯片中，组织在一个芯片中， 如：如：2114 1K*4 （SRAM） 将各个字的将各个字的 8位位 组织在一个芯片中，组织在一个芯片中， 如：如：6116 2K*8 （SRAM）。）。 （2） 外围电路外围电路 为了区别不同的存储单元，就给他们各起一个号为了区别不同的存储单元，就给他们各起一个号给于不同给于不同的地址的地址，以地址号来选择不同的存储单元。，以地址号来选择不同的存储单元。 于是电路中要有于是电路中要有 地址译码器、地址译码器、I/O电路、片选控制端电路、片选控制端CS、输出缓冲器等外围电路输出缓冲器等外围电路5.1.3 5.1.3 存储器芯片的

8、主要技术指标存储器芯片的主要技术指标（3）几个问题）几个问题:1.CPU 总线的负载能力总线的负载能力 一个存储器系统，通常由多片存储器芯片组成一个存储器系统，通常由多片存储器芯片组成,需加驱动器。需加驱动器。2.CPU 的时序与存储器的存取速度之间的配合问题的时序与存储器的存取速度之间的配合问题 (1) 首先要弄清楚首先要弄清楚CPU的操作时序的操作时序 (2) 然后，选择满足然后，选择满足CPU操作时序的存储器芯片，其中最重要操作时序的存储器芯片，其中最重要 的是存储器的存取速度。的是存储器的存取速度。3.存储芯片的选用存储芯片的选用CPU存储器存储器驱动器驱动器收发器收发器ABABDBD

9、B5.1.3 5.1.3 存储器芯片的主要技术指标存储器芯片的主要技术指标5.2 5.2 随机存储器随机存储器要求掌握：要求掌握：SRAM与与DRAM的主要特点的主要特点几种常用存储器芯片及其与系统的连接几种常用存储器芯片及其与系统的连接存储器扩展技术存储器扩展技术5.2.1 5.2.1 静态随机存储器静态随机存储器1.六管静态存储电路六管静态存储电路六管静态存储电路六管静态存储电路: 一般由一般由6个个MOS管组成的双稳态电路，用管组成的双稳态电路，用 于存储一个二进制位。于存储一个二进制位。Q1、Q2 组成一个触发器组成一个触发器Q3、Q4 作为负载电阻作为负载电阻Q5、Q6 作为控制门作

10、为控制门5.2 5.2 随机存储器随机存储器写入时写入时：由：由I/O线输入线输入: 若若I/O=1，使，使Q2 导通，导通，Q1 截止，截止， A=1，B=0。读出时读出时：A、B点信号由点信号由Q5、Q6送出到送出到 I/O线上。线上。 若若A=1，B=0，则，则I/O=1。Q1、Q2 ： 组成一个触发器组成一个触发器Q3、 Q4 ：作为负载电阻作为负载电阻Q5、 Q6： 作为控制门作为控制门N NC CV Vc cc c* *C CS SA A8 8A A9 9C CS S2 2A A1 11 1A A1 10 01 12 23 34 45 56 67 78 82 28 82 27 72

11、 26 62 25 52 24 42 23 32 22 22 21 12 20 09 9A A2 2A A1 12 2A A7 7A A1 1A A5 5A A4 4A A3 3G GN ND DS SR RA AM M6 62 26 64 4引引脚脚图图1 10 01 11 11 12 21 13 31 14 4A A6 6D D0 0D D1 1D D2 2A A0 0D D6 6D D5 5D D4 4D D3 31 19 91 18 81 17 71 16 61 15 5D D7 7* *O OE E* *W WE E5.2.1 5.2.1 静态随机存储器静态随机存储器 随机存储器（随

12、机存储器（RAM）主）主要用来存放当前运行的程序、要用来存放当前运行的程序、各种输入输出数据、中间运算各种输入输出数据、中间运算结果及堆栈等，其存储的内容结果及堆栈等，其存储的内容既可随时读出，也可随时写入既可随时读出，也可随时写入和修改，掉电后内容会全部丢和修改，掉电后内容会全部丢失。失。* *WEWE* *CSCS1 1CSCS2 2* *OEOED D0 0D D7 70 00 01 1写入写入1 10 01 10 0读出读出0 00 0三态三态（高阻）（高阻）1 11 11 10 06264的工作过程的工作过程1. 静态随机存储器静态随机存储器6264芯片的主要引线芯片的主要引线:地址

13、线：地址线：A0A12数据线：数据线：D0D7输出允许信号：输出允许信号：OE写允许信号：写允许信号：WE选片信号：选片信号：CS1，CS25.2.1 5.2.1 静态随机存储器静态随机存储器N NC CV Vc cc c* *C CS SA A8 8A A9 9C CS S2 2A A1 11 1A A1 10 01 12 23 34 45 56 67 78 82 28 82 27 72 26 62 25 52 24 42 23 32 22 22 21 12 20 09 9A A2 2A A1 12 2A A7 7A A1 1A A5 5A A4 4A A3 3G GN ND DS SR R

14、A AM M6 62 26 64 4引引脚脚图图1 10 01 11 11 12 21 13 31 14 4A A6 6D D0 0D D1 1D D2 2A A0 0D D6 6D D5 5D D4 4D D3 31 19 91 18 81 17 71 16 61 15 5D D7 7* *O OE E* *W WE E2. 静态随机存储器静态随机存储器6264芯片与系统的连接芯片与系统的连接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地址信号D0D75.2.1 5.2.1 静态随机存储器静态随机存储器写入数据过程：把地址送到写入数据过程：把地址送到A

15、012把数据送到数据线把数据送到数据线 使使*CS1，CS2同时有效同时有效使使*WE有效有效C CS S1 1C CS S2 2t tWCWCA A0 0 A A1212D D0 0D D7 7t tDWDWWEWEt tW W5.2.1 5.2.1 静态随机存储器静态随机存储器3. 存储器地址译码方法存储器地址译码方法1）存储器的片选信号译码）存储器的片选信号译码 （1）线选法：从高位选择）线选法：从高位选择4条地址线条地址线 （2）全译码法：高位全部参加译码）全译码法：高位全部参加译码 （3）部分译码：高位地址线部分参加译码）部分译码：高位地址线部分参加译码5.2.1 5.2.1 静态随

16、机存储器静态随机存储器译码电路译码电路将输入的一组二进制编码变换为一个特定的输出信号，即：将输入的一组二进制编码变换为一个特定的输出信号，即： 将输入的一组高位地址信号通过变换，产生一个有效将输入的一组高位地址信号通过变换，产生一个有效的输出信号，用于选中某一个存储器芯片，从而确定了该存的输出信号，用于选中某一个存储器芯片，从而确定了该存储器芯片在内存中的地址范围。储器芯片在内存中的地址范围。掌握了存储器得地址译码方法，就掌握了存储器芯片应用的精髓。掌握了存储器得地址译码方法，就掌握了存储器芯片应用的精髓。1）线选法）线选法（从高位选择（从高位选择4条地址线）条地址线）特点：简单特点：简单 地

17、址可能重叠地址可能重叠 地址不连续地址不连续 （1）确定芯片组数）确定芯片组数:8片片 （2）片内译码）片内译码:低位低位10条地址线条地址线 （3）片选信号的译码方式片选信号的译码方式?3. 存储器地址译码方法存储器地址译码方法5.2.1 5.2.1 静态随机存储器静态随机存储器3. 存储器地址译码方法存储器地址译码方法2）全译码法）全译码法（高位全部参加译码）（高位全部参加译码）用全部的高位地址信号作为译码信号，低位地址信号作为用全部的高位地址信号作为译码信号，低位地址信号作为存储芯片得地址输入线，全部存储芯片得地址输入线，全部20位地址总线参加工作，位地址总线参加工作，使使得存储器芯片的

18、每一个单元都占据一个惟一的内存地址得存储器芯片的每一个单元都占据一个惟一的内存地址。全地址译码例全地址译码例:所接芯片的地址范围所接芯片的地址范围 F0000HF1FFFHA19A18A17A16A15A14A13& 16264CS1特点特点:地址唯一地址唯一,不重叠地址连续。不重叠地址连续。5.2.1 5.2.1 静态随机存储器静态随机存储器6264的的全全地地址址译译码码连连接接请确定该芯片的地址范围？请确定该芯片的地址范围？D D7 7D D0 0 WEOE1CSA A0 0A A1212CSCS2 2&8088系统BUS8088系统BUSSRAM6264SRAM6264

19、A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0 0 +5V+5V&5.2.1 5.2.1 静态随机存储器静态随机存储器6264的的全全地地址址译译码码连连接接D D7 7D D0 0 WEOE1CSA A0 0A A1212CSCS2 2&8088系统BUS8088系统BUSSRAM6264SRAM6264A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0

20、0 +5V+5V&地址范围：地址范围： 3E000H 3FFFFH5.2.1 5.2.1 静态随机存储器静态随机存储器利利用用138译译码码器器实实现现全全地地址址译译码码连连接接D D7 7D D0 0 WEOE1CSBG2AG2A AB BC CA A0 0A A1212CSCS2 2G G4 4&8088系统BUS8088系统BUSSRAM6264SRAM62647Y74LS13874LS138A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0 0 +5V+5V请

21、确定该芯片的地址范围？请确定该芯片的地址范围？5.2.1 5.2.1 静态随机存储器静态随机存储器利利用用138译译码码器器实实现现全全地地址址译译码码连连接接D D7 7D D0 0 WEOE1CSBG2AG2A AB BC CA A0 0A A1212CSCS2 2G G4 4&8088系统BUS8088系统BUSSRAM6264SRAM62647Y74LS13874LS138A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0 0 +5V+5V地址范围：地址范围： 3E00

22、0H 3FFFFH见书中图见书中图5-75.2.1 5.2.1 静态随机存储器静态随机存储器应用举例应用举例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY0用部分高位地址信号（而不是全部）作为译码信号，使得被用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围；选中得存储器芯片占有几组不同的地址范围；下例使用高下例使用高5位地址作为译码信号，从而使被选中芯片的每位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元

23、。个单元都占有两个地址，即这两个地址都指向同一个单元。3. 存储器地址译码方法存储器地址译码方法3）部分地址译码）部分地址译码（高位地址不参加译码）（高位地址不参加译码）部分地址译码例：部分地址译码例：两组地址：两组地址： F0000HF1FFFH B0000HB1FFFHA19A17A16A15A14A13& 16264CS1见书中图见书中图5-85.2.1 5.2.1 静态随机存储器静态随机存储器6116的应用连接的应用连接D D7 7D D0 0 W/RO EC SBG2AG2A AB BC CA A0 0A A1 1 0 0G G1 1&8 8 0 0 8 8 8 8

24、系系 统统 B B U U S SS S R R A A M M 6 6 1 1 1 1 6 6 2 2 # #0Y7 7 4 4 L L S S 1 1 3 3 8 8A A1 1 3 3M E M RM E M WA A0 0A A1 1 0 0A A1 1 8 8A A1 1 6 6A A1 1 5 5A A1 1 7 7A A1 1 9 9A A1 1 4 4D D7 7D D0 0 A A1 1 1 1A A1 1 2 2D D7 7D D0 0 W/RO EC SA A0 0A A1 1 0 0M E M RM E M WA A0 0A A1 1 0 0D D7 7D D0 0 1

25、YS S R R A A M M 6 6 1 1 1 1 6 6 1 1 # #例题：见例题：见5-1，5-25.2.1 5.2.1 静态随机存储器静态随机存储器5.2.2 5.2.2 动态随机存储器动态随机存储器 当需要对内容定时刷新，即需要将存储单元中内容读出再当需要对内容定时刷新，即需要将存储单元中内容读出再写入时，这种写入时，这种RAM称为称为“动态动态” RAM。特点：特点：存储元主要由电容构成，由于电容存在的漏电现象而使其存存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故储的信息不稳定，故DRAM芯片需要定时刷新芯片需要定时刷新1. 动态基本存储电路动态基本存

26、储电路 数据以电荷形式存于电容器上，三极管作为开关。数据以电荷形式存于电容器上，三极管作为开关。 1）写入时，行选择线为）写入时，行选择线为 1 ，Q导通，导通，C充电；充电； 2）读出时，列选择线为）读出时，列选择线为 1 ，电容，电容C上电荷通过上电荷通过Q送到送到 数据线上，经放大，送出；数据线上，经放大，送出； 3）需刷新（电容易漏电，造成信息丢失）需刷新（电容易漏电，造成信息丢失） 5.2.2 5.2.2 动态随机存储器动态随机存储器2164外部引脚图外部引脚图G GN ND DV Vc cc cA A5 52 27 76 64 4A A7 7A A6 6D DO OU UT T1

27、12 23 34 45 56 67 78 81 18 81 17 71 16 61 15 51 14 41 13 31 12 21 11 1N NC CD DI IN NA A4 4A A3 3A A0 0A A1 1A A2 22 21 16 64 4外外部部引引脚脚图图WERASCAS2164A：64K1bit采用行地址和列地址来确定一个单采用行地址和列地址来确定一个单元元行列地址分时传送，共用一组地址行列地址分时传送，共用一组地址信号线信号线地址信号线的数量仅为同等容量地址信号线的数量仅为同等容量SRAM芯片的一半芯片的一半5.2.2 5.2.2 动态随机存储器动态随机存储器*RAS：行

28、地址选通信号。用于行地址选通信号。用于锁存行地址锁存行地址*CAS：列地址选通信号列地址选通信号 地址总线上先送上行地址，地址总线上先送上行地址，后送上列地址，它们分别在后送上列地址，它们分别在*RAS和和*CAS有效期间被锁存有效期间被锁存在锁存器中。在锁存器中。DIN： 数据输入数据输入DOUT：数据输出数据输出WE=O数据写入数据写入WE=1数据读出数据读出*WE：写允许写允许* 信号信号 *G GN ND DV Vc cc cA A5 52 27 76 64 4A A7 7A A6 6D DO OU UT T1 12 23 34 45 56 67 78 81 18 81 17 71 1

29、6 61 15 51 14 41 13 31 12 21 11 1N NC CD DI IN NA A4 4A A3 3A A0 0A A1 1A A2 22 21 16 64 4外外部部引引脚脚图图WERASCAS5.2.2 5.2.2 动态随机存储器动态随机存储器数据输出数据输出RASCAS行地址行地址列地址列地址Dout有效读出数据有效读出数据WE将存放于每位中的信息读出再照原样写入原单元的过程将存放于每位中的信息读出再照原样写入原单元的过程刷新刷新5.2.2 5.2.2 动态随机存储器动态随机存储器2、DRAM的工作过程的工作过程 （3）刷新）刷新 将动态存储器中存放的每一位信息读出并

30、重新写入的过程将动态存储器中存放的每一位信息读出并重新写入的过程 刷新的方法：刷新的方法： 使使*CAS无效无效上送行地址上送行地址*RAS有效有效刷新电路刷新刷新电路刷新RASCAS=1行地址行地址5.2.2 5.2.2 动态随机存储器动态随机存储器5.2.3 5.2.3 存储器扩展技术存储器扩展技术 用多片存储芯片构成一个需要的内存空间，它们在整个内存中占用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中据不同的地址范围，任一时刻仅有一片（或一组）被选中存存储器的扩展。储器的扩展。位扩展位扩展字扩展字扩展字位扩展字位扩展当构成内存的存

31、储当构成内存的存储器芯片的字长小于器芯片的字长小于内存单元的字长时内存单元的字长时芯片每个单元中的芯片每个单元中的字长满足，但单元字长满足，但单元数不满足数不满足芯片每个单元中的芯片每个单元中的字长不满足，单元字长不满足，单元数也不满足数也不满足1 1、存储器容量的位扩展、存储器容量的位扩展 存储器的存储容量等于：存储器的存储容量等于： 单元数单元数每单元的位数每单元的位数 当构成内存的存储器芯片的字长当构成内存的存储器芯片的字长小于内存单元的字长时，就要进小于内存单元的字长时，就要进行位扩展，使每个单元的字长满行位扩展，使每个单元的字长满足要求足要求 扩展方法：将每个存储芯片的地扩展方法：将

32、每个存储芯片的地址线和控制线全部并联在一起，址线和控制线全部并联在一起，数据线分别引至数据总线的不同数据线分别引至数据总线的不同位置位置 1. 1. 位扩展特点：位扩展特点： 存储器的单元数不变，位数增加存储器的单元数不变，位数增加W/RCS读读/ /写信号写信号4K*4SRAMD D3 3 D D0 0A A1111 A A0 04K*4SRAMD D3 3 D D0 0A A1111 A A0 0A A1111 A A0 0A A1111 A A0 0D D3 3 D D0 0D D7 7 D D4 4片选信号片选信号地址总线地址总线ABAB数据总线数据总线DBDB5.2.3 5.2.3

33、存储器扩展技术存储器扩展技术例例5-3 用用Intel2164芯片构成容量为芯片构成容量为64KB的存储器的存储器 8个个2164的数据线分别连接到数据总线的数据线分别连接到数据总线D0D7上，地址线和上，地址线和控制线均按照信号名称全部并联在一起。控制线均按照信号名称全部并联在一起。5.2.3 5.2.3 存储器扩展技术存储器扩展技术5.2.35.2.3、存储器扩展技术、存储器扩展技术2、字扩展、字扩展 地址空间的扩展。芯片每个单元中的字长满足，但单地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足元数不满足; 扩展原则：扩展原则： 每个芯片的地址线、数据线、控制线并联，仅片选端每个芯

34、片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。分别引出，以实现每个芯片占据不同的地址范围。5.2.3 5.2.3 存储器扩展技术存储器扩展技术用两片用两片2K8位的位的SRAM芯片构成容量为芯片构成容量为4KB的存储器的存储器W/RCS读读/ /写信号写信号A A1010 A A0 02K2K8 8SRAMSRAMD D7 7 D D0 0A A1010 A A0 0A A1010 A A0 02K2K8 8SRAMSRAMD D7 7 D D0 0A A1010 A A0 0D D7 7 D D0 0D D7 7 D D0 0地址总线地址总线ABAB数据

35、总线数据总线DBDB译码电路4KB存储模块 5.2.3 5.2.3 存储器扩展技术存储器扩展技术3、字位扩展、字位扩展 根据内存容量及芯片容量确定所需存储芯片数根据内存容量及芯片容量确定所需存储芯片数 1）进行位扩展以满足字长要求）进行位扩展以满足字长要求 2）进行字扩展以满足容量要求）进行字扩展以满足容量要求 若已有存储芯片的容量为若已有存储芯片的容量为LK，要构成容量为要构成容量为M N 的存储器，需要的芯片数为：的存储器，需要的芯片数为： （M / L） （N / K）5.2.4 内存芯片的概述内存芯片的概述 SDRAMSDRAM synchronous dynamic synchron

36、ous dynamic random access random access memorymemory 同步动态随机存储器同步动态随机存储器 DRAMDRAM asynchronous DRAM asynchronous DRAM 5.2.4 内存芯片的概述内存芯片的概述SDRAMSDRAM从发展到现在已经经历了四代从发展到现在已经经历了四代 第一代第一代SDR SDRAMSDR SDRAM 如如pc100pc100，pc133pc133则表明时钟信号为则表明时钟信号为100100或或133MHz133MHz， 数据读写速率也为数据读写速率也为100100或或133MHz133MHz。 第二

37、代第二代DDR SDRAM DDR SDRAM 第三代第三代DDR2 SDRAMDDR2 SDRAM 第四代第四代DDR3 SDRAM (DDR3 SDRAM (显卡上的显卡上的DDRDDR已经发展到已经发展到DDR5)DDR5) 第二第二- -四代四代DDRDDR（Double Data RateDouble Data Rate）内存则采用数据读）内存则采用数据读写速率作为命名标准，并且在前面加上表示其写速率作为命名标准，并且在前面加上表示其DDRDDR代数的代数的符号，符号，PC-PC-即即DDRDDR，PC2=DDR2PC2=DDR2，PC3=DDR3PC3=DDR3。如。如PC2700

38、PC2700是是DDR333DDR333，其工作频率是，其工作频率是333/2=166MHz333/2=166MHz，27002700表示带宽为表示带宽为2.7G2.7G。 DDRDDR的读写频率从的读写频率从DDR200DDR200到到DDR400DDR400，DDR2DDR2从从DDR2-DDR2-400400到到DDR2-800DDR2-800，DDR3DDR3从从DDR3-800DDR3-800到到DDR3-1600DDR3-1600。5.2.4 内存芯片的概述内存芯片的概述工作电压：工作电压：SDRSDR：3.3V3.3V DDRDDR：2.5V2.5V DDR2DDR2：1.8V1

39、.8V DDR3DDR3：1.5V1.5V Pin:Pin:模组或芯片与外部电路电路连接用的模组或芯片与外部电路电路连接用的金属引脚，模组的金属引脚，模组的pinpin就是就是“金手指金手指”。 SIMMSIMM：Single In-line Memory Single In-line Memory ModuleModule DIMMDIMM：Double In-line Memory Double In-line Memory ModuleModule RIMMRIMM：registered DIMMregistered DIMM SO-DIMM:SO-DIMM:笔记本常用的内存模组笔记本常

40、用的内存模组5.2.4 内存芯片的概述内存芯片的概述标准名称标准名称内存时内存时脉脉周期周期I/O I/O 总总线时脉线时脉数据速率数据速率传输方式传输方式模组名称模组名称极限传输极限传输率率D D R -D D R -2002001 0 0 1 0 0 MHzMHz10 ns10 ns1 0 0 1 0 0 MHzMHz200 200 MillionMillion并列传输并列传输PC-PC-160016001 6 0 0 1 6 0 0 MBMB/s/sD D R -D D R -2662661 3 3 1 3 3 MHzMHz7.5 ns7.5 ns1 3 3 1 3 3 MHzMHz26

41、6 266 MillionMillion并列传输并列传输PC-PC-210021002 1 0 0 2 1 0 0 MB/sMB/sD D R -D D R -3333331 6 6 1 6 6 MHzMHz6 ns6 ns1 6 6 1 6 6 MHzMHz333 333 MillionMillion并列传输并列传输PC-PC-270027002 7 0 0 2 7 0 0 MB/sMB/sD D R -D D R -4004002 0 0 2 0 0 MHzMHz5 ns5 ns2 0 0 2 0 0 MHzMHz400 400 MillionMillion并列传输并列传输PC-PC-32

42、0032003 2 0 0 3 2 0 0 MB/sMB/s5.2.4 内存芯片的概述内存芯片的概述5.2.4 内存芯片的概述内存芯片的概述5.2.4 内存芯片的概述内存芯片的概述5.2.4 内存芯片的概述内存芯片的概述5.2.4 内存芯片的概述内存芯片的概述5.2.4 内存芯片的概述内存芯片的概述5.3 5.3 只读存储器（只读存储器（ROMROM）掩模掩模ROM一次性可写一次性可写ROM（PROM）可读写可读写ROM分分 类类EPROM（紫外线擦除）紫外线擦除）EEPROM（电擦除）电擦除）掉电后信息不会丢失。掉电后信息不会丢失。5.3.1 EPROM5.3.1 EPROM特点：特点：可多

43、次编程写入可多次编程写入掉电后内容不丢失掉电后内容不丢失内容的擦除需用紫外线擦除器内容的擦除需用紫外线擦除器1、引线及功能、引线及功能EPROM芯片芯片27648K8bit芯片，其引脚与芯片，其引脚与SRAM 6264完全兼容：完全兼容：地址信号：地址信号：A0 A12数据信号：数据信号：D0 D7输出信号：输出信号：*OE片选信号：片选信号：*CE编程脉冲输入：编程脉冲输入：*PGM5.3.1 EPROM5.3.1 EPROM5.3.1 EPROM5.3.1 EPROM2、2746的工作方式的工作方式数据读出数据读出编程写入编程写入擦除擦除标准编程方式标准编程方式快速编程方式快速编程方式编程

44、写入的特点：编程写入的特点：每出现一个编程负脉冲就写入一个字节数据每出现一个编程负脉冲就写入一个字节数据;5.3.1 EPROM5.3.1 EPROM 1）数据读出）数据读出 把地址送到把地址送到A012把数据送到数据线把数据送到数据线使使*CE=0，*OE=0同时有效同时有效读数据。读数据。CECEOEOEDoutDout有效读出数据有效读出数据有效地址有效地址5.3.1 EPROM5.3.1 EPROM地址范围：地址范围： 70000H 71FFFH5.3.1 EPROM5.3.1 EPROM2）编程写入）编程写入（1）标准编程方式）标准编程方式 每给出一个编程负脉冲就写入一个字节的数据。

45、每给出一个编程负脉冲就写入一个字节的数据。 A. Vcc接接+5V； B. A0A12上给出存储单元地址；上给出存储单元地址； C. *OE和和*CE有效有效； D. 数据线上给出要写入的数据；数据线上给出要写入的数据； 上述信号稳定后，在上述信号稳定后，在*PGM端加上端加上505ms的负脉冲，将一的负脉冲，将一个字节的数据写入存储单元。个字节的数据写入存储单元。 若其他信号不变，只是在每写入一个单元的数据后就将若其他信号不变，只是在每写入一个单元的数据后就将*OE变低，则可以立即对刚写入的数据变低，则可以立即对刚写入的数据进行校验进行校验。 缺点缺点：速度慢、不安全：速度慢、不安全（2）快

46、速编程方式）快速编程方式 先用先用100s的变成脉冲写入索要编程的单元，再从头检验每的变成脉冲写入索要编程的单元，再从头检验每个写入的字节，不正确，重新写入并检验个写入的字节，不正确，重新写入并检验5.3.2 EEPROM5.3.2 EEPROM特点：特点：可在线编程写入可在线编程写入掉电后内容不丢失掉电后内容不丢失电可擦除电可擦除5.3.2 EEPROM5.3.2 EEPROM1、NMC98C64A的引线的引线8K8bit芯片芯片13根地址线（根地址线（A0 A12）8位数据线（位数据线（D0 D7）输出允许信号（输出允许信号（*OE）写允许信号（写允许信号（*WE）选片信号（选片信号（*C

47、E）状态输出端状态输出端（READY/*BUSY）GNDGNDVccVccA A1212A A8 8A A9 9* *WEWEA A1111* *OEOED D0 01 12 23 34 45 56 67 78 82828272726262525242423232222212120209 9A A6 6A A5 5A A4 4A A3 3A A0 0A A1 1A A2 2EPROMEPROM2764276410101111121213131414A A1010NCNCA A7 718181717161615151919R/R/* *B BD D2 2D D1 1D D3 3D D5 5D D

48、4 4D D6 6* *CECED D7 75.3.3 5.3.3 闪存闪存l闪存属于闪存属于EEPROM，它的编程速度更快，掉电后信息不丢失。，它的编程速度更快，掉电后信息不丢失。闪存具有数据读出、编程写入和擦除闪存具有数据读出、编程写入和擦除3种工作方式。种工作方式。l数据读出时可以是读出某个单元的内容、读内部寄存器的内容以数据读出时可以是读出某个单元的内容、读内部寄存器的内容以及读出芯片内部的厂家及器件标记。及读出芯片内部的厂家及器件标记。l编程写入包括对芯片单元的写入和对其内部某个数据快的软件保编程写入包括对芯片单元的写入和对其内部某个数据快的软件保护。软件保护是用命令使芯片的某些块规

49、定为写保护状态，也可护。软件保护是用命令使芯片的某些块规定为写保护状态，也可以置整片为写保护状态，这样可使被保护的块不被写入新的内容以置整片为写保护状态，这样可使被保护的块不被写入新的内容或擦除。或擦除。l擦除可以每次擦除一个字节，也可以一次擦除整个芯片，或根据擦除可以每次擦除一个字节，也可以一次擦除整个芯片，或根据需要只擦除片内某些块。需要只擦除片内某些块。l闪存目前主要用来构成存储卡，现已大量用于便携式计算机、数闪存目前主要用来构成存储卡，现已大量用于便携式计算机、数码相机、码相机、MP3播放器等设备中。播放器等设备中。5.3.3 5.3.3 闪存闪存特点：特点：通过向内部控制寄存器写入命

50、令的方法来控制芯片的工作方式通过向内部控制寄存器写入命令的方法来控制芯片的工作方式数据读出数据读出编程写入：编程写入： 擦除擦除读单元内容读单元内容读内部状态寄存器内容读内部状态寄存器内容读芯片的厂家及器件标记读芯片的厂家及器件标记数据写入，写软件保护数据写入，写软件保护字节擦除，块擦除，片擦除字节擦除，块擦除，片擦除擦除挂起擦除挂起2、工作方式、工作方式5.3.3 5.3.3 闪存闪存 NORNOR型与型与NANDNAND型闪存型闪存 NORNOR型闪存更像内存，有独立的地址线和数据线，但型闪存更像内存，有独立的地址线和数据线，但价格比较贵，容量比较小价格比较贵，容量比较小. . 而而NAN

51、DNAND型更像硬盘，地址线和数据线是共用的型更像硬盘，地址线和数据线是共用的I/OI/O线线，类似硬盘的所有信息都通过一条硬盘线传送一般，类似硬盘的所有信息都通过一条硬盘线传送一般，而且而且NANDNAND型与型与NORNOR型闪存相比，成本要低一些，而型闪存相比，成本要低一些，而容量大得多。容量大得多。 NORNOR型闪存比较适合频繁随机读写的场合，通常用于型闪存比较适合频繁随机读写的场合，通常用于存储程序代码并直接在闪存内运行，手机就是使用存储程序代码并直接在闪存内运行，手机就是使用NORNOR型闪存的大户，所以手机的型闪存的大户，所以手机的“内存内存”容量通常不容量通常不大大 NAND

52、NAND型闪存主要用来存储资料，我们常用的闪存产型闪存主要用来存储资料，我们常用的闪存产品，如闪存盘、数码存储卡都是用品，如闪存盘、数码存储卡都是用NANDNAND型闪存。型闪存。 5.3.3 5.3.3 闪存闪存内存和内存和NORNOR型闪存的基本存储单元是型闪存的基本存储单元是bitbit，用户可以随机，用户可以随机访问任何一个访问任何一个bitbit的信息的信息. .NANDNAND型闪存的基本存储单元是页型闪存的基本存储单元是页(Page)(Page) NAND NAND型闪存的页就类似硬盘的扇区，硬盘的一个型闪存的页就类似硬盘的扇区，硬盘的一个扇区也为扇区也为512512字节字节;

53、;每一页的有效容量是每一页的有效容量是512512字节的倍数字节的倍数 有效容量是指用于数据存储的部分，实际上还要加上有效容量是指用于数据存储的部分，实际上还要加上1616字节的校验信息，因此我们可以在闪存厂商的技术资字节的校验信息，因此我们可以在闪存厂商的技术资料当中看到料当中看到“(512+16)Byte(512+16)Byte” ”的表示方式。的表示方式。 2Gb2Gb以上容量的以上容量的NANDNAND型闪存则将页容量扩大到型闪存则将页容量扩大到 (2048+64)(2048+64)字节。字节。5.3.3 5.3.3 闪存闪存 NANDNAND型闪存以型闪存以块块为单位进行擦除操作。为

54、单位进行擦除操作。 闪存的写入操作必须在闪存的写入操作必须在空白区域空白区域进行，如果目标区域进行，如果目标区域已经有数据，必须已经有数据，必须先擦除先擦除后写入后写入 擦除操作是闪存的基本操作。一般每个块包含擦除操作是闪存的基本操作。一般每个块包含3232个个512512字节字节的页，容量的页，容量16KB16KB；而大容量闪存采用；而大容量闪存采用2KB2KB页页时，则每个块包含时，则每个块包含6464个页，容量个页，容量128KB128KB。 每颗每颗NANDNAND型闪存的型闪存的I/OI/O接口一般是接口一般是8 8条，每条数据线条，每条数据线每次传输每次传输(512+16)bit(

55、512+16)bit信息，信息，8 8条就是条就是(512+16)(512+16)8bit8bit， 512512字节字节。 较大容量的较大容量的NANDNAND型闪存多地采用型闪存多地采用1616条条I/OI/O线的设计，线的设计，如三星如三星K9K1G16U0AK9K1G16U0A的芯片就是的芯片就是64M64M16bit16bit的的NANDNAND型闪存，容量型闪存，容量1Gb1Gb，基本数据单位还是，基本数据单位还是512512字节。字节。 5.3.3 5.3.3 闪存闪存寻址时，寻址时，NANDNAND型闪存通过型闪存通过8 8条条I/OI/O接口数据线传输地址信接口数据线传输地址

56、信息包，每包传送息包，每包传送8 8位地址信息。位地址信息。闪存芯片容量较大，一组闪存芯片容量较大，一组8 8位地址只够寻址位地址只够寻址256256个页，个页，通常一次地址传送需要分若干组，占用若干个时钟周期。通常一次地址传送需要分若干组，占用若干个时钟周期。NANDNAND的地址信息包括列地址的地址信息包括列地址( (页面中的起始操作地址页面中的起始操作地址) )、块、块地址和相应的页面地址，传送时分别分组，至少需要三次地址和相应的页面地址，传送时分别分组，至少需要三次，占用三个周期。，占用三个周期。随着容量的增大，地址信息更多，需要占用更多的时钟周随着容量的增大，地址信息更多，需要占用更

57、多的时钟周期传输，因此期传输，因此NANDNAND型闪存的一个重要特点就是容量越大型闪存的一个重要特点就是容量越大，寻址时间越长。，寻址时间越长。传送地址周期比其他存储介质长，因此传送地址周期比其他存储介质长，因此NANDNAND型闪存比其型闪存比其他存储介质更不适合大量的小容量读写请求他存储介质更不适合大量的小容量读写请求5.3.3 5.3.3 闪存闪存1 1页数量页数量 大容量闪存的页越多、页越大，寻址时间越长。但这个大容量闪存的页越多、页越大，寻址时间越长。但这个时间的延长不是时间的延长不是线性关系线性关系，而是一个一个的，而是一个一个的台阶变化台阶变化的。的。128128、256Mb2

58、56Mb的芯片要的芯片要3 3个周期传送地址信号个周期传送地址信号512Mb512Mb、1Gb1Gb的需要的需要4 4个周期，个周期，2 2、4Gb4Gb的需要的需要5 5个周期。个周期。 2 2页容量页容量 页的容量决定了一次传输的数据量，大容量的页有更好页的容量决定了一次传输的数据量，大容量的页有更好的性能。大容量闪存的性能。大容量闪存(4Gb)(4Gb)提高了页的容量，从提高了页的容量，从512B512B提高提高到到2KB2KB。页容量的提高不仅提高容量，还提高传输性能。页容量的提高不仅提高容量，还提高传输性能 K9K1G08U0MK9K1G08U0MK9K4G08U0MK9K4G08U

59、0M1Gb1Gb，512512字节页容量字节页容量4Gb4Gb，2KB2KB页容量页容量随机读随机读( (稳定稳定) )时间时间12s12s随机读随机读( (稳定稳定) )时间时间25s25s写时间为写时间为200s200s 写时间为写时间为300s300s假设它们工作在假设它们工作在20MHz20MHz。5.3.3 5.3.3 闪存闪存读取性能：读取性能：NANDNAND型闪存的读取步骤分为：发送命令和寻型闪存的读取步骤分为：发送命令和寻址信息址信息 将数据传向页面寄存器将数据传向页面寄存器( (随机读稳定时间随机读稳定时间)数据传数据传出出( (每周期每周期8bit8bit，需要传送，需要

60、传送512+16512+16或或2K+642K+64次次) )。 K9K1G08U0MK9K1G08U0M读一个页需要：读一个页需要：5 5个寻址周期：个寻址周期：50ns+12s+(512+16)50ns+12s+(512+16)50ns=38.7s50ns=38.7s； 读传输率：读传输率：512512字节字节38.7s=13.2MB/s38.7s=13.2MB/s；K9K4G08U0MK9K4G08U0M读一个页需要：读一个页需要：6 6个个 寻址周期：寻址周期：50ns+25s+(2K+64)50ns+25s+(2K+64)50ns=131.1s50ns=131.1s； 读传输率：读传输率：2KB2KB字节字节131.1s=15.6MB/s131.1s=1