TTL CMOS电平及输入输出方式

1、DSP控制母板学习小结TTL电平与CMOS电平：TTL集成电路的全名是晶体管-晶体管逻辑集成电路（Transistor-Transistor Logic），主要有54/74系列标准TTL、高速型TTL（H-TTL）、低功耗型TTL（L-TTL）、肖特基型TTL（S-TTL）、低功耗型TTL（LS-TTL）五个系列。标准TTL输入高电平最小2V，输出高电平最小2.4V，典型值3.4V，输入低电平最大0.8V，输出低电平最大0.4V，典型值0.2V。S-TTL输入高电平最小2V，输出高电平最小类2.5V，、类2.7V，典型值3.4V。输入低电平最大0.8V，输出低电平最大0.5V。LS-TTL输入

2、高电平最小2V，输出高电平最小类2.5V，、类2.7V，典型值3.4V。输入低电平最大类0.7V，、类0.8V，输出低电平最大类0.4V，、类0.5V，典型值0.25V。TTL电路的电源VDD供电只允许在+5V±10%范围内，扇出数为10个以下TTL门电路。CMOS集成电路是互补对称金属氧化物半导体（Compiementary symmetry metal oxide semicoductor）集成电路的英文缩写，电路的许多基本逻辑单元都是用增强型PMOS晶体管和增强型NMOS管按照互补对称形式连接的，静态功耗很小。CMOS电路的供电电压VDD范围比较广，在+5-+15V均能正常工作

3、，电压波动允许±10，当输出电压高于VDD-0.5V时为逻辑1，输出电压低于VSS+0.5V（VSS为数字地）为逻辑0，扇出数为1020个CMOS门电路。CMOS电平电压范围在315V，比如4000系列当5V供电时，输出在4.6V以上为高电平，输出在0.05V以下为低电平。输入在3.5V以上为高电平，输入在1.5V以下为低电平。而对于TTL芯片，供电范围为05V，常见都是5V，如74系列5V供电，输出在2.7V以上为高电平，输出输出在0.5V以下为低电平，输入在2V以上为高电平，在0.8V以下为低电平。因此，CMOS电路和TTL电路就有一个电平转换问题。OC（open collect

4、or）集电极开路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管起反相作用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面三极管截止，所以5V电源通过1K电阻加到右边三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。将图1简化为图2的样子，图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显，当开关闭合时，输出直接接

5、地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态，这时状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。再看图3，那个1K的电阻即是上拉电阻。如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭合时电阻为0（方便讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0.若开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。但是这个输出的内阻是

6、比较大的（即1K），如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5xR/(R + 1000)伏，如果要达到一定电压的话，R就不能太小。如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K上拉电阻来增加驱动能力。但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。OD（open drain）漏极开路，对于漏极开路(OD)输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管

7、即可。这样集电极就变成了漏极，OC就变成了OD，原理也是一样的。开漏形式的电路有以下几个特点：1.利用外部电路的驱动能力，减少IC内部的驱动。或驱动比芯片电源电压高的负载2.可以将多个开漏输出的Pin连接到一条线上，通过一个上拉电阻，在不增加任何器件的情况下，形成“与逻辑“关系。这也是I2C，SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降沿是芯片内部的晶体管，是有源驱动，速度较快；上升沿是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。3.可以利用改变上拉电源的电压，改变输出电平，例如加上拉电阻就可以

8、提供TTL、CMOS电平输出等。4.开漏Pin不连接上拉电阻，则只能输出低电平。一般来说开漏是用来连接不同电平的器件的。推挽结构，一般是指两个三极管分别受两互补信号的控制，总是在一个三极管导通的时候另一个截止，这样的电路结构称为推拉式电路或图腾柱输出（Totem-pole）电路。推拉式输出既提高电路的负载能力，又提高开关速度，适用于低电压大电流的场合。此为用光耦做数字信号隔离电路，同时也起到了电平转换的作用将外部1224V电压转换成3.3V电压和DSP相连。这是HCPL063L的原理图，可以看出这就是集电极开路输出，因此输出3.3V高电平需要外部上拉电阻，这里选择了4.7K的上拉电阻。上图中O1.0-O1.7为DSP的IO口输出，根据数据手册，IO的灌电流最大为8mA,不足以驱动PC3Q65，因此加入DM7407M缓冲，DM7407为集电极开路输出，但是由于后面带的光耦是电流驱动型器件，只有有电流时才能导通，所以此处的上拉电阻可以省去，使用光耦实现了3.3V到24V的转换。上图使用SN74LVC8T245来完成3.3V和5V电平的转换，Aport跟随VCCA，Bport跟随VCCB，此器件为双向的，方向和使能使出如下表所示。HCPL-314J是输出电流IGBT门驱动的光耦，是驱动功率IGBT和MOSFET的理想