数字均衡幅频功率放大器

1、数字均衡幅频功率放大器摘要：本设计实现了一个能对音频信号幅频均衡并且进行功率放大后高效率输出的系统。系统以FPGA为核心，设计FIR滤波器实现数字均衡。均衡后电压幅度最大波动在±0.9dB以内。均衡器输出信号经MOS管制作的D类功放进行功率放大。经测试，D类功放效率为，输出功率大于等于10W时波形无明显失真。关键词：均衡器 FIR滤波器 FPGA D类功放Abstract：This design implements a system which can equalize the input audio signal and output it efficiently. In thi

2、s system, FPGA is used as the core processor. and FIR filters are used to realize amplitude-frequency equalization, the voltage fluctuation range after equalization is in 0.5dB or less. The output signals pass the Class D amplifier made by discrete MOS transistors for power amplification, the test s

3、hows the efficiency of the amplifier is up to 75% and the waveform has no signifi-cant distortion when the output power is 10W.KeyWords：equalizer FIR filter FPGA D-Class power amplifier一、 方案论证与比较1. 数字幅频均衡方案比较与选择数字幅频均衡器即是在给定的技术指标下，设计离散时间线性系统的系统函数，并使得该系统的频率响应落在预先给定的容限之内。方案一：IIR数字滤波器该方法可基于相应模拟滤波器的完整的设计

4、公式，且在实现中具有最小个数的常数乘法器和最少个数的延迟单元，是一种很好的节省资源的选择。但由于IIR滤波器具有极点，容易产生振荡。且IIR 系统具有非线性相位，会引起相位失真。方案二：FIR数字滤波器FIR滤波器的设计方法以直接逼近所需离散时间系统的频率响应为基础，它几乎完全限于离散时间滤波器的实现问题。并且FIR滤波器的设计问题比IIR滤波器的设计问题有更多的可控之处，所设计出来的系统也具有线性相位，不存在相位失真。FIR滤波器的设计方法有多种，频域采样的设计方法可对局部频谱进行整形，适合幅频均衡的应用。综合上述考虑，选用方案二。2. 数字信号处理器比较与选择方案一：使用DSP作处理器 D

5、SP处理器内部资源主要是乘法器和加法器，并采用流水作业，从而大大提高了运算速度。DSP主要用作算法处理，适合用来做卷积、傅里叶变换、滤波等算法。但是DSP价格昂贵，且难以实现多线程处理，加上我们对DSP开发平台的了解有限，故本次不采用这种方案。方案二：使用FPGA作处理器FPGA具有结构和逻辑单元灵活、集成度高以及适用范围宽等特点，可以内部实现加法器、乘法器、FIFO等数字电路，同时它提供了很多具有DSP功能的IP核，可以方便地实现FFT、FIR滤波器等功能，调试简单。所以综合上述考虑，我们选用方案二。3.功率放大方案比较与选择方案一：A类或B类功放A类功率放大器可以实现高保真的音频信号输出，

6、但是A类功放的静态功耗很大，一般情况下效率在10%20%左右，不满足题目要求。而B类功放的效率在50%78%左右，实际制作中，我们也很难做到60%以上的效率，所以不采用这种方案。方案二：AB类功放AB类功率放大器相对A，B类在效率上有所提高，避免了A类的直流偏置的损耗和B类的交越失真，其理论值效率值为78.5%,但是在实际制作中功率控制在60%以上比较困难，所以未下用此方案。方案三：D类功放D类功放的原理图如图一所示，首先音频信号被调制到脉冲波形中，功率放大后只需通过一个低通滤波器就可以将音频信号恢复出来。由于D类功放在无信号输入时放大器处于截止状态，工作时，靠栅极输入大信号让晶体管进入饱和状

7、态，将电源与负载直接导通，这样就不会有静态损耗。虽然晶体管总会有很小的导通电阻消耗部分电能，但一般MOS管导通电阻在m级，此时可以保证很高的效率。综合上述考虑和各个方案的特点，我们选用方案三。 图一、D类功率放大器原理图 4.总体方案设计根据以上分析，系统的整体框图如图二所示。输入信号首先通过前置放大电路放大到一定幅度，经过带阻网络后，信号的幅频特性发生变化。由于我们选用的ADS8505输入信号范围达-10V+10V，故带阻网络输出信号经过抗混叠滤波后直接输入AD进行采样，将采样结果送入FPGA做幅频均衡。最后通过DA输出并滤波，经过D类功放后即可得到大功率信号。图二、系统整体框图二、 理论分

8、析与参数计算1. 前置放大电路的参数计算根据题目要求，输入信号电压放大倍数不小于400倍，单级运放的放大倍数难以做到这么高，所以采用两级运放的形式来做前级放大，本设计中每级放大的倍数定为40倍，总增益1600倍，在输出端接负载时约为800倍。运放输出端接600电阻。两级电路均采用反向放大的形式，见附录图（1）。2. 数字幅频均衡模块设计数字幅频均衡模块的框图如图三所示，因为本系统是线性和时不变的，设带阻网络的系统函数为，FIR滤波器的系统函数为，如果要实现对带阻网络的完全补偿，那么FIR滤波器应与带阻网络互为逆系统，即.带阻网络的系统函数可以通过点频法测得，然后使用MATLAB求出加矩形窗后F

9、IR滤波器应该具有的单位脉冲响应。图三、数字幅频均衡原理图对于FIR滤波，其系统函数仅有零点（除z=0外），所以反映该系统的差分方程可以表示为：，该式可以认为是与单位脉冲响应的直接卷积，所以该系统函数可以利用如图四所示的结构来实现。因为FIR系统具有线性相位，所以由其幅频响应就可以求得其系统函数。这里采用类FIR线性相位系统，其单位脉冲响应具有如下性质：，频率响应为：。反之，FIR滤波器的单位脉冲响应又可以利用如下公式得到（MATLAB程序）： %FIR具有线性相位 （1） %得到频响函数 （2） %求得单位脉冲响应 （3） 图四、FIR滤波器系统结构示意图由于本系统主要处理20KHz以内的信

10、号，为了尽可能地增加处理数据的点数，提高FIR滤波器的阶数，根据耐奎斯特采样定律（留取部分裕量），我们选取100KHz作为系统的采样时钟。由于所选用的FPGA（EP2C8Q208）内部资源有限，故我们设计了1024阶的FIR滤波器。3.A/D采样电路的设计 根据题目的指标及系统频率的要求，我们需要一款采样率超过40KHz的采样芯片。ADS8505是一款16bits、最高采样频率250KHz的性能优良的AD采样器件，由于以前使用过该芯片，为了更快的完成题目，所以选用ADS8505作为采样芯片。4.D/A输出电路设计根据题目的指标及系统频率的要求，我们需要一款频率超过40KHz的数模输出芯片。DA

11、C904是一款14bits、最高采样频率165MHz的的DA器件，由于以前使用过该芯片，所以仍选用DAC904作为数模输出芯片5.功率放大电路设计D类功放第一部分为调制器，输入信号接比较器的正输入端，与三角波相比较。当正端上的电位高于负端三角波电位时，比较器输出为高电平，反之则输出低电平。这样，比较器输出的波形就是一个脉冲宽度被音频信号幅度调制后的波形，称为SPWM波。音频信息被调制到脉冲波形中，如图六所示。本系统中选用200KHz作为调制信号，具体电路图见附录图（5）所示。电路输出端接两级LC滤波器。三、 单元电路设计及软件整体框图1. 抗混叠滤波器电路由于本系统主要处理20KHz以内的信号

12、，为避免频域混叠，在前端使用开关电容滤波器MAX294设计一个八阶椭圆滤波器，其截至频率为25KHz，具体电路图如附录图（4）所示。DA输出后的重构滤波器滤波，原理和电路图同抗混叠滤波器，不再赘述。2. D类功放调制三角波产生电路三角波发生器电路第一级为施密特触发器电路，第二级为积分电路，通过不断地充放电，使得比较器输出电压在高低之间转换，而积分电路则将方波积分，输出三角波。通过推导可以得出三角波电压的峰峰值为（=5V），频率为，本系统中取。3. D类功放后级输出电路D类功放后级输出电路如附录图（5）所示。这是一个脉冲控制的大电流开关放大器，正半周期比较器输出高电平，MOSFET晶体管Q1导通

13、，且Q2截止，负半周期比较器输出高电平Q2导通，且Q1截止，这样它就把比较器输出的PWM信号变成高电压、大电流的大功率PWM信号，最后只需要通过一个二阶低通滤波器就可以把声音信息还原出来。4. 软件整体框图图五、软件整体框图四、 测试方案与测试结果1. 测试仪器： YB1732A3A 直流稳压电源 SPF40型 数字合成函数发生器 TDS1002B 数字示波器 DT9203 数字万用表2. 测试方法及测试数据：A 前置放大器测试：输入电压有效值为Vi=5mV,在整个系统连通的情况下测试前置放大器的增益，并在输出端接600负载时测试放大器的输出电阻=600,放大器的1dB上下限频率为=5Hz,

14、=65KHz。频率（Hz）2010050010001000020000输出开路输出电压Vrms（V）4.034.034.034.054.064.05放大倍数806806806810812810B 带阻网络测试：在整个系统连通的情况下，保持输入电压有效值为Vi=5mV, 改变输入信号的频率，测量各频点的输出电压值,计算相对衰减量。频率（Hz）2010048310001000020000输出电压（V）8.563.61.962.446.38.4相对衰减量（dB）2.66-4.86-10.14-8.230002.50C 幅频均衡电路测试: 在整个系统连通的情况下，保持输入电压有效值为Vi=5mV, 改

15、变输入信号的频率，测量数字均衡网络输出端的电压值，计算相对衰减量。频率（Hz）2010050025001000020000输出电压（V）2.121.921.921.901.901.80相对衰减量（dB）0.90.080.080.000.00-0.56D 功率放大器测试：在整个系统连通的情况下，保持输入电压有效值为Vi=5mV, 改变输入信号的频率，测试电源电压、电流，计算出功率和效率。频率（Hz）20100500250010001000020000输出功率（W）12.112.312.310.6101011.4电源功率（W）14.714.414.212.214.312.512.9电源效率（%）8

16、2.385.186.786.970.080.088.3波形有无明显失真无无无无无无无3. 数据分析与结论：我们所达到的指标和功能如下表所示：项目题目要求的指标/功能实现的指标/功能前置放大器放大倍数4001600带阻网络衰减量10dB10.14dB均衡后电压幅度波动 ±1.5dB±0.9dB功放效率60% 70%功放-3dB通频带20Hz20kHz。50Hz16kHz。输出功率10W12W另外在测试过程中发现显示出的被测信号在频率高时波形会出现失真，本来可以通过负反馈和补偿来达到预期的效果。但由于时间有限，我们已经尽了最大的努力。且对于D类功放，效率70%还有很大的提升空间，可以通过选择一些低导通电阻的场效应管来实现，由于手上没有这种场管，只能做到这样的效果，深感遗憾。总之，本系统还有很多地方可以修正和更加完善，比