计数器的设计

1、摘要随着电子技术的飞速发展，数码产品越来越深受广大消费者的喜爱，数字电子有着非常远大的前景。数字电子技术已经成为新技术发展的一个重要标志，数字电子技术的普及，尤其是微计算机的迅速发展和应用，使数字电子技术进入了一个新阶段。它不仅广泛的用于现代数字通讯雷达、自动控制、航天控制、遥测、遥控、数字计算机、数字测量仪表、医疗设备等各个科学领域；而且进入了千家万户的日常生活。因此：数字电子技术将对人类文明，人类迈向信息社会起着重大作用。Abstract With the high-speed development of electron technology, numerals products ar

2、e given more and more popularity by the most consumers. Digital electronics has very long-range prospect.Digital electronic technology has already become an important sign of new technical development. The popularization of digital electronic technology, rapid development and application of the espe

3、cially little computer, make digital electronic technology enter a new stage. It is used in the modern digital communication radar that it is not merely extensive, automatically control , the spaceflight is controlled , the telemetering measurement , remote control , digital computer , figure measur

4、e such each scientific field as the instrument , medical equipment ,etc.; And has entered daily life of the huge numbers of families. So, digital electronic technology, to the human civilization, the mankind will march toward the information-intensive society to play a great role.目录摘要1Abstract2目录3绪论

5、4第一章时钟脉冲的产生16第二章发生器的设计21第三章数据检测器的设计30第四章计数器的设计38第五章译码显示器的设计43第六章计数器的设计53结论58致谢59参考文献60绪论数字电子技术是当前发展最快的学科之一。数字电路的设计过程和方法也在不断的发展和完善。由于半导体技术的迅速发展，微型计算机的广泛应用，所以数字电子技术在现代科学技术领域中占很重要的地位，应用也更加广泛。一、 设计题目及要求1、 设计一个循环产生“0010111”序列的信号发生器。2、 设计一个能检测“110”序列的串行数据检测器，即每当外输入串行随即信号中出现“110”时，输出为1，其他情况输出为0。3、 要求检测输出的“

6、110”个数能用显示器显示出十进制数，并且要求各个部分电路使用同一个时钟脉冲电路，电路采用同步方式。二、 原理框图根据设计课题要求，通过初步设计分析，画出基本原理框图如下： 电源译码显示器计数器数据检测器信号发生器时钟产生 基本框图三、同步时序逻辑电路的设计步骤1、 逻辑抽象，得出电路的状态转换图和状态转换表就是把要求实现的时序逻辑功能表示为时序逻辑数，可以用状态转换表的形式，也可以用状态转换图的形式。这就需要：（1） 分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。（2） 定义输入、输出逻辑状态和每个电路的状态的含义

7、，并将电路状态顺序编号。（3） 按照题意列出电路的状态转换表或画出电路的状态转换图。这样，就把给定的逻辑问题抽象为一个时序逻辑函数了。2、 状态化简若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则称这两个状态为等价状态。显然等价状态是重复的，可以合并为一个。电路的状态数越少，设计出来的电路 也越简单。状态化简的目的就在于将等价状态合并，以求得最简的状态转换图。3、 状态分配状态分配又称状态编码。时序逻辑电路的状态是用触发器状态的不同组合来表示的。首先，需要确定触发器的数目n。因为n个触发器共有2n种状态组合，所以获得时序电路所需的M个状态，必须取 2n-1<M2n其

8、次，要给每个电路状态规定对应的触发器状态组合。每组触发器的状态组合都是一组二值代码，因而又将这项工作称为状态编码。在M<2n的情况下，从2n个状态中取出M个状态组合可以有多种不同的方案，而每个方案中M个状态的排列顺序又有许多种。如果编码方案选择得当，设计结果可以很简单。反之，编码方案选的不好，设计出来的电路就会复杂的多，这里面有一定的技巧。此外，为便于记忆和识别，一般选用的状态编码和它们的排列顺序都遵循一定的规律。4、 选定触发器的类型，求出电路的状态方程、驱动方程和输出方程因为不同逻辑功能的触发器驱动方式不同，所以用不同类型触发器设计出的电路也不一样。因此，在设计具体的电路前必须选定触

9、发器的类型。选择触发器类型时应考虑到器件的供应情况，并应力求减少系统中使用的触发器种类。根据状态转换图（或状态转换表）和选定的状态编码，触发器的类型，就可以写出电路的状态方程、驱动方程和输出方程了。5、 检查设计的电路能否自启动如果电路不能自启动，则需采取措施加以解决。一种解决办法是在电路开始工作时通过预制数将电路的状态置成有效状态循环中的某一种。另一种解决方法是通过修改逻辑设计加以解决。6、 根据得到的方程式画出逻辑图。四、555定时器及其应用555定时器是一种多用途的数字模拟混合集成电路，利用它能极方便的构成施密特触发器、单稳态触发器和多谐振荡器。由于使用灵活、方便、所以555定时器在波形

10、的产生与变换、测量与控制、家用电器、电子玩具等许多领域中得到了应用。多谐振荡器是一种自激振荡器，在接通电源以后，不需要外加触发信号，便能自动的产生矩形脉冲。由于矩形波中含有丰富的高次谐波分量，所以习惯上又把矩形波振荡器叫做多谐振荡器。五、脉冲序列发生器简介在数字信号的传输和数字系统的测试中，有时候需要用到一组特定的串行数字信号。通常把这种串行数字信号叫做序列信号。产生序列信号的电路称为序列信号发生器。序列信号发生器原理：序列信号发生器是能够循环产生一组或多组序列信号的时序电路，它可以用以为寄存器或计数器构成。序列信号的种类很多，按照序列循环长度M和触发器数目n的关系一般可分为三种：（1） 最大

11、循环长度序列码，M2n。（2） 最大线性序列码（m序列码），M=2n1。（3） 任意循环长度序列码，M2n。 通常在许多情况下，要求按照给定的序列信号来设计序列信号发生器。记数型序列发生器，可以产生一定长度的序列信号，比如8位的，该电路的设计思想是，设计一个等于序列长度的记数器，从而该计数器有8个有效状态，再设计一个状态译码电路，使这个状态的译码输出对应指定序列的一位。移位型序列信号发生器，同样能产生长度为8的00011101序列。该电路的设计思想是：根据序列长度选择移位寄存器，由于序列长度为8，所以需要3级移位寄存器。 进一步选择3级移位寄存器8个有效状态的转换关系，也就是确定串行输入值，以

12、便在串行输出端Z产生所需序列。 本次设计选用3级左移寄存器，按序列要求和左移特性进行状态划分，得到的状态转换关系图或转换关系表。可以用卡诺图化简的方法求出最简函数表达式，进而用门电路实现。六、数据检测器简介用组合电路和触发器组成，通过对输入序列信号的检测识别，对所要检测的序列产生高电平，而其他情况则始终为低电平不变，检测器可选用不同的门电路和触发器电路。合逻辑电路和触发器简介。（1）组合逻辑电路的设计是为实现具体逻辑问题的功能寻求一个最简电路，而实际逻辑问题往往是用语言文字描述的一个具有因果关系的事件。对这样的事件首先要将其进行逻辑数学的抽象，才能转变成用逻辑函数表达式的形式体现该逻辑功能，从

13、而可以选用适当的门电路来实现它。在组合逻辑电路中任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。这就是组合逻辑电路在逻辑功能上的共同特点。（2）数字电路研究的基本工作信号是二进制数字信号，它只有0和1两个基本数字，触发器就是存放这种数字信号的基本单元。它具有0和1两个基本稳定状态，并且能接收、保持和输出从输入端来的信号。要使触发器从一个稳定状态转换到另一个稳定状态，必须有外加触发信号，也就是按预期的需要进行状态转变。在外加信号去掉后，触发器能稳定在新的状态上，即把将要记忆的信息保存下来。正因为如此，触发器在电子计算机和数字系统中应用十分广泛。触发器按电路结构的不同可分为基本触发器、

14、钟控触发器、主从触发器、维持阻塞触发器和边沿触发器等几种。触发器由于控制方式的不同，按逻辑功能又分为R-S触发器、J-K触发器、D触发器和T触发器，其中R-S触发器是最基本的形式，他是够成复杂结构触发器的重要组成部分。七、显示译码器译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。因此，译码是编码的反操作。常用的译码器电路有二进制译码器、二十进制译码器和显示译码器三类。译码器也是一种多输出的组合逻辑电路。从原理上讲，它是把n个输入变量变换为它所对应的m个输出状态。每输入一组二进制代码，在m个输出状态中最多有一个为“1”（其余为“0”）或者一个为“0”（其余为“1”）。因此译

15、码器中和输入二进制代码对应有输出信号的那条线显示有特定信号（和其它输出线均不同）。列如在计算机操作时，当键盘输入某一个单元的地址码，计算机电路中的译码器就将这组二进制代码译出一个特定信号（比如为“0”），送到要找的单元（往往送到单元的使能端），接着才能更换（称写入）或取出（称读出）单元中的内容，进行算术或逻辑运算。译码器的输入端数n和输出端数m有如下关系： 2nm当2n=m时，称为全译码；当2n>m时，称为部分译码器。八、计数器简介在数字系统中使用最多的时序电路要算是计数器了。计数器不仅能用于对时钟脉冲记数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。计数器的种类非常

16、繁多。如果按计数器中的触发器是否同时翻转分类，可以把计数器分为同步式和异步式两种。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转有先有后，不是同时发生的。如果按计数过程中计数器中的数字增减分类，又可以把计数器分为加法计数器、减法计数器和可逆计数器（或称为加/减计数器）。随着记数脉冲的不断输入而作递增计数的叫加法计数器，作递减记数的叫减法记数器，可增可减的叫可逆计数器。第一章 时钟脉冲的产生用555定时器构成多谐振荡器1 电路构成图1为555定时器构成的多谐振荡器电路图，由图看出，在555定时器基础上外接定时元件电阻R1、R2及电容C，高电平触发器端TH

17、(管脚6)和低电平触发器端TR（管脚2）短接于R2、C间，放电管VTD的通路（管脚7）串接于R1、R2间（此为构成多谐振荡器接法特点），图2为管脚图。2 工作原理多谐振荡器无稳态，只有两个暂时稳定状态，输出在两个暂稳态间来回转换，从而输出举行波脉冲，暂稳态的时间长短由电路的定时元件确定。具体工作过程如下：接通电源之前，电容器两端电压Vc=0，一接上电源，A、B比较器输出为Va=0，Vb=1，故Q=1，Q=0，Vo=1，VTD截止，电源电压通过R1、R2对C充电，多谐振荡器处于第一暂稳态。其暂态过程的三要素为：Vc (0+) = 0Vc () = Vcc充=（R1+R2）C第一暂稳态不可能永远存

18、在下去，随着时间的推移，电源电压不断对电容C充电，Vc的值将不断上升，由于比较器A、B的存在，电容C的Vc也不可能充至Vcc，当1/3VccVc<2/3Vcc时，比较器A、B的输出Va、Vb均为低电平，R-S触发器的状态保持不变，故输出Vo仍维持高电平，但当充电至Vc2/3Vcc时，使A比较器输出Va=1，而此时Vb仍为低电平，R-S触发器状态发生变化，此时Q=0，Q=1，从而使输出V=0，放电管VTD导通，第一暂稳态结束。一旦放电管VTD导通，也就是说对地有直达通路，因而电容C通过R2和放电管放电，电路进入第二暂稳态，暂态过程的三要素为：Vc = 2/3 VccVc () = 0放 =

19、 R2 C随着时间的推移电容C不断放电，使Vc值不断下降。由于比较器A、B的存在，电容器的电压Vc不可能放电至0，当1/3Vcc<Vc2/3Vcc时，比较器A、B的输出Va=Vb=0，R-S触发器处于维持状态，故输出Vo=0也保持不变，但当Vc继续下降至Vc1/3Vcc时，比较器A、B输出Vb=1，Va=0，R-S触发器状态发生变化，使Q=1，Q=0，输出Vo变为高电平，放电管VTD截止，第二稳态结束，电源电压再次对电容C充电，多谐振荡器又处于第一暂稳态，如此反复，便使输出端输出矩形脉冲。脉冲波形如下图所示： Vc-2/3 Vcc 1/3 Vcc0 t V0 t1 t2 0 T t<

20、;工作波形图>据暂态解的求法得多谐振荡器的振荡周期为：T=T1 +T2而 T1 = (R1+R2)C ln (Vcc-1/3Vcc)/(Vcc-2/3Vcc)= (R1+R2)C ln2 T2 = R2C ln (0-2/3Vcc)/(0-1/3Vcc) = R2C ln2得 T = (R1+2 R2) Cln2 =0.7 (R1+2 R2)C输出矩形脉冲的频率f=1/T，显然改变R1，R2和C的值，即可改变振荡频率（通过改变R和C的数值，可以获得从0.1Hz到300KHz的振荡频率），也可通过改变V5来改变比较器AB的参考电压，从而达到改变振荡频率的目的。第二章发生器的设计设计一个循环

21、产生“0010111”序列的信号发生器（1） 序列脉冲发生有计数型和移位型两种。这里选择其中的移位型。例如：由三位移位寄存器构成的序列信号发生器的一般结构如图2.1所示。 图2.1 移位型序列发生器原理图移位型序列信号发生器由移位寄存器和组合电路两部分组成。各触发器的Q端作为组合电路的输入，组合电路的输出作为移位寄存器的串行输入。D1为反馈函数，在同步脉冲CP的作用下，移位寄存器做左移操作，从Q3端就得到一个序列信号输出，输出序列信号有多少位，则序列长度就有多少，有几位移位寄存器构成的序列发生器产生的序列信号的最大长度为P=2&ordf;(2)首先进行逻辑抽象，画出状态转换图及状态转换

22、表。现所设计的序列信号的长度P=7。因此按序列信号三位一组的划分，如图2.2所示，设输出要求产生的序列的前三位时的状态为S1，按左移规律，左移一位后的状态为S2，类似的，每左移1位改变一个状态，分别为S3,S4,S5,S6,S7。电路具有7个状态，所以原始状态图如图2.3（a）所示。由图2.2的状态划分和状态指定可得，S1=001,S2=010,S3=101,S4=011,S5=111,S6=110,S7=100。在状态为S1时左移入一个0后，进入S2状态，再左移一个1后，进入S3状态，其他左移过程 与此类似。由图3（b）所示：0 0 1 0 1 1 1 0 0 1 0 1 1 1 S1 S2

23、 S3 S4 S5 S6 S7 图2.2. 状态划分 (b)图2.3. 状态转换图因为原始状态图就是最简的，所以状态图无需化简。由于移位寄存器只能选用D触发器组成发生电路。因此用D触发器的状态Q3Q2Q1分别代表S1，S2 S7。并根据状态图列出状态表如表2.1所示。反馈函数D1的卡诺图如图2.4所示：表2.1 状态转换表a0 0 0X X XX0 0 1 0 1 0 0 1 11 0 01 0 11 1 01 1 1 0 1 01 0 11 1 10 0 10 1 11 0 01 1 00111100（3）求方程：根据表2.1和图2.4，得出方程：（4）检查能否自启动将初态Q3Q2Q1 =

24、“000”代入方程，知次态仍为“000”，所以电路有7个有效状态和1个无效状态（全0），在全0状态下，反馈函数的输入（Q3，Q2）都为0，因而异或反馈反函数D1也为0，所以移位寄存器的下一组状态仍为全0，即无效状态“000”不能自动转入有效循环，即不具有自启动特性。为实现自启动，必须修改D1激励函数，使处于状态全0时，能自动纳入到S1=001状态。即将全0时的D1修改为1即可。所以(式2.1)。显然只有在全0时，为1，并使这时的反馈函数D1变成1，这样就使下一状态转为有效状态001了。由表2.2所示，并将（式2.1）化简为：(式2.2)表2.2 状态转换表b D10 0 00 0 110 0

25、1 0 1 0 0 1 11 0 01 0 11 1 01 1 1 0 1 01 0 11 1 10 0 10 1 11 0 01 1 00 1 1 1 1 0 0所以最后得出方程：（5）画出逻辑电路图如图2.5所示：第三章 数据检测器的设计设计一个能检测“110”序列的串行数据检测器 即每当外输入串行随机信号中出现“110”时，输出为1，其他情况输出为0。解：（1）首先进行逻辑抽象，画出状态转换图。 取输入数据为输入变量，用X表示；取检测结果为输出变量，以Z表示。nn+1 设电路在没有输入1以前的状态为S0，输入一个1以后的状态为S1，连续输入两个1以后的状态为S2，连续输入三个或三个 以上

26、1以后的状态为S3，当连续输入两个1以后，即S2状态后又输入0，则又返回到S0状态。若以S 表示电路的现态，以S 表示电路的次态，依据设计需要即可得到表3.1的状态转换表和图3.1的原始状态转换图。表3.1:状态转换表(注:表内为次态/输出) SnXS0S1S2S30S0/0S0/0S0/1S0/11S1/0S2/0S3/0S3/0（2）然后进行状态化简。 比较一个S2和S3这两个状态便可发现，它们在同样的输入下有同样的输出，而且转换后得到同样的次态。因此S2和S3是等价状态，可以合并为一个。即S2表示输入两个或两个以上1的状态。故只有3个稳态S0、S1、S2，用两位“00、01、10、11”

27、即可。从物理概念上也不难理解，当电路处于S2状态时表明已经连续输入了两个1。如果在电路转换到S2状态的同时，输入也改变为下一位输入数据（当输入数据来自移位寄存器的串行输出，而且移位寄存器和数据检测器由同一时钟信号操作时，就工作在这种情况），那么只要下个输入为0就表明输入“110”序列了。因而无须再设置一个电路状态。于是就得到了图3.2（化简后的状态转换图）图3.1.原始状态图 图3.2.化简后的状态图（3）状态分配在电路状态M=3的情况下，根据式M可知，应取触发器的位数为n=2。如果取触发器状态Q1Q0的00、01和10分别代表S0、S1、S2，并选用JK触发器组成这个检测电路，则得图3.3（

28、状态转换图），并由状态图列表（如表3.2）如下，且画出电路状态输出的卡诺图，如图3.4所示。表3.2 状态转换表bXZ00000 00 11 01 10 00 11 01 1001111110 00 11 01 10 00 11 01 10000（4）求方程 将图3.4的卡诺图分解为图3.5中分别表示、 和Z的3个卡诺图。 图3.5.卡诺图的分解经过化简后得到电路的状态方程为 (式1)图3.5(c)得输出方程： （式2）（5）检查能否自启动由表3.2可知，当此电路进入无效状态11后，若X=1则次态转入10；若X=0则次态转入00，因此这个电路是能自启动的。（6）画出逻辑电路图,如图3.6所示。

29、 图3.6 数据检测器逻辑图第四章 计数器的设计我们设计一个模8三位二进制码的计数器第一步 状态指定可根据状态要求直接进行状态指定，其原始状态图如图（4.1）所示 图4.1. 模8计数器的原始状态图第二步 状态化简因为原始状态图就是最简的,所以实际状态图如图(3.2)所示 图4.2. 模8计数器的实际状态图第三步. 状态编码列出状态编码表(表4.1)，再根据状态图作出状态真值表（表4.2）表4.1 Q1Q0Q2 00 01 11 10 0 1S0S4S1S5 S3 S7S2S6表4.2 注：表内为次态/输出Q1Q0Q2 00 01 11 10 0 1 001/0 101/0010/0110/0

30、 100/0 000/1 011/0 111/0第四步. 求函数表达式输出函数可直接通过输出函数卡诺图求得若选用D触发器由其状态方程可直接作出卡诺图，如图（4.3）所示。 图4.3 函数卡诺图 所以 第五步 检查能否自启动因电路能从“111”状态自动变为“000”状态，所以该电路能发生自启动。第六步 画出逻辑图，如图4.4所示。 图4.4 计数器逻辑图 第五章 译码显示器的设计为了把所检测状态出现的次数直观的用十进制数显示出来，直观的显示数字系统的运行数据，我们首先把二十进制的结果，即BCD码送至译码器译码，然后用译码器的输出去驱动十进制的数字显示器件。目前广泛使用了七段字符显示器，或称做七段

31、数码管。这种字符显示器由七段可发光的线段拼合而成。常见的七段字符显示器有半导体数码管和液晶显示器两种。它们对译码器要求是，输出应为各种对应应显示数字所需的高、低电平组合。一般高低电平送到显示器的相应段上就显示出十进制数字符号，在本次设计中选用半导体数码管显示器。图5.1是半导体数码管BS201A的外形图和等效电路。这种数码管的每个线段都是一个发光二极管（Light Emitting Diode，简称LED）。因而也把它叫做LED数码管或LED七段显示器。 图5.1 半导体数码管BS201A发光二极管的使用材料与显通二极管和锗二极管不同，有磷砷化镓，磷化镓，砷化镓等几种，而且半导体中的杂质浓度很

32、高。大量的电子和空穴在扩散过程中复合，其中一部分电子从导带跃迁到价带，把多余的能量一光的形式释放出来，边发出一定波长的可见光。磷砷化镓发光二极管发出光线的波长与磷和砷的比例有关，含磷的比例越大波长越短，同时，发光效率也随之降低。目前生产的磷砷化镓发光二极管（如BS201、BS211等）发出光线的波长在6500A左右，呈橙红色。在BS201等一些数码管中还在右下角处设了一个小数点，形成了所谓的八段数码管，如图5.1（a）所示。此外，由图5.1（b）的等效电路可见BS201A的八段发光二极管的阴极是作在一起的，属于共阴极类型。为了增加使用灵活性，同一规格的数码管一般都有共阴极和共阳极两种类型可供选

33、择。半导体数码管不仅具有工作电压低、体积小、寿命长、可靠性高等优点，而且响应时间短（一般不超过0.1us），亮度也比较高。它的缺点是工作电流比较大，每一段的工作电流在10mA左右。半导体数码管可以用TTL或CMOS集成电路直接驱动。为此就需要使用显示译码器将BCD代码译成数码管所需的驱动信号，以便使数码管用十进制数字显示出BCD代码所表示的数值。当某个控制端处于高电位时，则其对应的发光体发光，有发光段的不同组合便显示出十进制数字。如图5.2所示 图5.2 七段字型显示器构成及显示原理今以A3A2A1A0表示显示译码器输入的BCD代码，以YaYg表示输出的七位二进制代码，并规定用1表示数码管中线

34、段的点亮状态，用0表示线段的熄灭状态。常用的集成七段字形显示译码器CT1049外部引脚如图5.3所示。则根据显示字形的需求便得到了表5.1的真值表。表中除列出了BCD代码的10个状态与YaYg状态的对应关系以外，还规定了输入为10101111与这六个状态下的字型。表5.1 七段显示译码器真值表序号 输入 输出字形IBA3 A2 A1 A0Ya Yb Yc Yd Ye Yf Yg00000000暗01000011111101100010110000210010110110131001111110014101000110011510101101101161011000111117101111110

35、0008110001111111911001111001110110100001101111101100110012111000100011131110110010111411110000111115111110000000暗由上表可以看到，现在与每个输入代码对应的输出不是某一根输出线上的高低电平，而是另一个7位的代码了。可见七段字行显示译码器属于代码变换类型组合逻辑电路。IB=0时，YaYg均为0，禁止译码，显示器暗；IB=1时，译码器正常工作，则称IB为灭灯端。从得到的真值表画出表示YaYg的卡诺图，即得到图5.4。在卡诺图上采用“合并0然后求反”的化简方法将Ya-Yg化简得到 图5.4 七段显示译码器卡诺图CT4019输出高电平有效，应接共阴极接法七段字型显示器，由于该集成电路用OC门输出，可直接驱动共阴极发光二极管。所以连接七段二极管显示时，要加上接电阻，阻值为400，电路连线图如图5.5所示。图5.5译码显示器原理图第六章 计数器的设计我们设计一个模8三位二进制码的计数器第一步 状态指定可根据状态要求直接进行状态指定，其原始状态图如图（6.1）所示 图6.1. 模8计数器的原始状态图第二步 状态化简因为原始状态图就是最简的,所以实际状态图如图(6.2)所示 图6.2. 模8计数器的实际状态图第三步. 状态编码列出状态编码表