实验5移位寄存器

1、YUNNAN NORMAL UNIVERSITY本科学生实验报告学号 114090316 姓名 李魁学院物电学院专业、班级11应电班实验课程名称电子设计自动化（EDA实验）教师及职称罗永道 副教授开课学期 2013至2014学年下学期填报时间2014年5月 17日云南师范大学教务处编印实验序号5实验名称移位寄存器实验时间2014年5月16日实验室同析楼114一.实验预习1.实验目的：(1)掌握移位寄存器的工作原理；(2)熟悉VHDL编程语言的使用； 熟悉Quartus II软件的使用。72 .实验原理、实验流程或装置示意图：移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移

2、位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需 要改变左右移的控制信号便可实现双向移位要求。根据寄存器存取信息的方式不同 分为：申入用出、申入并出、并入用出、并入并出四种形式。这里我们实现移位寄存器的 VHDL表述与设计。移位寄存器是时序电路，其设 计程序一定会涉及不完整条件语句的使用。这个设计是带有同步预置控制功能的8位右移移位寄存器。CLK是移位是时钟信号，DIN是8位并行预置数据端口，LOAD 是并行数据预置使能信号，QB是串行输入端口，DOUT是移位并行输出。此电路 的工作原理是：当CLK上升沿来到时进程被启动，如果这时预置使能LOAD为高电平，则将输入端口的

3、8位二进制数并行置入移位寄存器中，作为用行右移输出的 初始值；如果LOAD为低电平，则执行语句：reg8(6 downto 0)=reg8(7 downto 1);此句表明：(1) 一个时钟周期后将上一时钟周期移位寄存器中的高7位二进制数，即当前值reg8(7 downto 1)赋给此寄存器的低 7位reg8(6 downto 0)。 于是其用行移空的最高位始终由最初的并行预置数的最高位填补。(2) 将上一周期移位寄存器中的最低位，即当前值reg(0)相QB中输出。随着CLK脉冲的到来，就完成了将并行预置输入的数据逐位向右申行输出的 功能，即将寄存器中的最低位首先输出。本实验利用进程中的非完整

4、条件语句 构成了时序电路，同时又利用信号的“并行”特性实现移位。3 .实验设备及材料电脑一台，QuartusII实验平台4 .实验方法步骤及注意事项实验方法步骤：(1)打开计算机；(2)打开Quartur II 软件，编写和调试实验代码，然后进行试验仿真。注意事项：实验过程中认真分析实验原理编写代码，防止书本、书包等物品与实验设备接触，以免造成不必要的麻烦。二.实验内容1 .实验现象与结果(1)移位寄存器的VHDL实验代码如下：library ieee;use ieee.std_logic_1164.all;entity shift isport (clk,load:in std_logic;

5、din:in std_logic_vector(7 downto 0);dout:out std_logic_vector(7 downto 0);qb:out std_logic);end shift;architecture behav of shift issignal reg8:std_logic_vector(7 downto 0);beginprocess(clk,load)beginif clkevent and clk=1thenif load=1thenreg8=din;-装载新数据else reg8(6 downto 0)=reg8(7 downto 1);end if;e

6、nd if;end process;qb=reg8(0);dout=reg8;end behav;(2)编译报告为:Flow StatusSuccessful - Hoil Jun 02 16:44:40 Z014II VrsiRevision 11am 电Top-level Entity Name：FamiilyDsvictTinting ModelsMet timing requirementsQ.l BuiId 3印 03/24/2010 SF 2 shift shi ftCyclone II EF2C5F25&CT Final TesST Full Vmim.TotsX Logi c

7、eLem ents8 / % WB ( 1 % )Total coinbiRatiionjil functions8 / ,&08 ( 1 % )D4dieat通d 1ggi e r4giet&FETotal registers8 J 电 8的( 1 * )STotul pinsTotal virtual pins19 Z 15 ( 32 % ) 0Total memory bits0 / 119,808 (OX)Emliedded. Multiplier Ahit elem皿t,5 TotU FLLs0/26 COX)0/2 CO%)(3)其仿真波形如下所示:Sire“ 0elk-riB J

8、iauMniif ILG0止目| uLautMs tt - I Fie B-s1 P车0 o她q00. 9 NSD 口工J_lL ui-111_LjL_1-iiilHII .1 DO I LOU t=COT30Q1D .5F rsIntel .5? TitElatEndIXUXU 向f ：U：山1I f 1：口口|11口1 Y LLL&rn f LRJKH *K IJH 二 LLU ：!： L：.【LJ1 X(4) RTL 图为:(5)符号图为:2.对实验现象、实验结果的分析及其结论由时序波形可见，当加载信号在第二个时钟上升沿拉高时，并行输入的数据 “10011011”被载入，第三个时钟后，QB输出了右移出的第二个位“ 1”。如此进行 下去，直到第八个CLK后，右移出了所有的二进制数，最后一位是“1”。移位寄存器是用