电子应用技术实验相关理论知识

1、訓3KY、共发射极放大电路的分析I rh挂图1300KU一、图解分析法：定义：在输出特性曲线上，通过作图，直观分析放大器性能的方法。分析：放大器在未接入信号源时，电路中只有静态直流电量，接入信号 源后，电路中出现交流电量，此时，交、直流电量的叠加使电路分析变得更加复 杂，分析时应将交、直流电量分开讨论。静态时工作情况的分析：1、先在输出特性曲线上作出直流负载线 MN再确定出静态工作点Q的位置。 直流通路：静态时，放大器的直流等效电路。分析放大器输出回路的直流通路，并给出挂图4。挂图4回忆：?电工根底?中基尔霍夫第二定律的内容：任意回路中，电动势的代 数和恒等于电压代数和。运用定律列出关于U3E

2、和| C的回路电压方程。UCE= U GB - I C RC在三极管输出特性曲线上作直流负载线 MN的方法和步骤：1、令 Use = 0，贝U Ic = Ugb/ R C M 点。在输出特性曲线上用彩色粉笔标出 M点2令 I c = 0 ,那么 UCE = U GBN 点。在输出特性曲线上用彩色粉笔标出 N点3) 、连结M与N两点一一直流负载线MN(用直尺和彩色粉笔在输出特性曲线上画出负载线 MN确定静态工作点Q的位置：提问：放大器的核心元件处于放大状态，具体的工作点由什么决定? 答：静态基极电流。根据输入回路的直流通路列出关于基极电流I b和基极电压UBe的方程：I B - RB + U B

3、E = U GB4) 、由IB = ( UGB - U BE) / R B = UGB/ R b与MN相交静态工作点 Q(在输出特性曲线上用彩色粉笔标出Q点)那么Q点水平对应的是静态集电极电流I CQ的数值，垂直对应的是静态集电极电压UDEQ的数值。Q (I BQ I CQ UCEQ2、直流负载线的斜率：tg a = (U3B/ R C)/ U GB= 1 / R C3、考前须知：根据以往的教学经验，以下几点最容易犯错误的地方，特别予以 重视。ICQ 工 UGB/ R C, U CEQ 工 UGB而I C = U GB/ R C和UCE = U GB仅仅是作直线的两个特殊点。、组合逻辑电路组合

4、逻辑电路设计主要是将客户的具体设计要求用逻辑的函数加以描述，再用具体的电路加以实现的过程，组合逻辑电路的设计可分为小规模集成电路、中规模集成电路、定制或半定制集成电路的设计，这里主要讲解用小规模集成电路 即 用逻辑门电路来实现组合逻辑电路的功能，后面会介绍有关可编程逻辑器件设 计组合逻辑电路的方法。1、组合逻辑电路设计步骤组合逻辑电路的设计步骤可分为：1. 根据电路功能的文字描述，将其输入与输出的逻辑关系用真值表的形式列出；2. 通过逻辑化简，将真值表写出最简的逻辑函数表达式；3. 选择适宜的门器件，把最简的表达式转换为相应的表达式；4. 根据表达式画出该电路的逻辑电路图；5. 最后一步进行实

5、物安装调试，这是最终验证设计是否正确的手段。2、组合逻辑电路设计举例例 设计一个三变量的表决器，当多数人同意时，提议通过；否那么不通过。从题目要求可能看出其有三个输入变量， 输出仅一个。设输入三个变量分别 为:A,B,C,输出变量用F表示，当输入同意时用1表示，否那么为0；输出状态为1 时表示通过，输出为0时表示否决。第一步：根据上面假设列出其状态真值表。输入输出ABCF00000010010001111000101111011111第二步：由真值表写出表达式。由于其使根据真值表写出其卡诺图，通过卡诺图的化简写其最简的表达式，用的门电路是与非门，故化简后的表达式还须转换为与非的表达式的形式第三

6、步：根据逻辑表达式画出逻辑电路图。、边沿JK触发器：电路结构4也采用与或非电路结构，属于下降沿触发的边沿JK触发器，如下图。工作原理1. CP=0时，触发器处于一个稳态。CP为0时，G3 G4被封锁，不管 J、K为何种状态，Q3、Q4均为1， 另一方面,G12、G22也被CP封锁,因而由与或非门组成的触发器处于一个稳 定状态，使输出 Q Q状态不变。2. CP由0变1时，触发器不翻转，为接收输入信号作准备。设触发器原状态为 Q=0, Q=1。当CP由0变1时，有两个信号通道影响 触发器的输出状态，一个是G12和G22翻开，直接影响触发器的输出，另一个是G4和G3翻开，再经 G13和G23影响触

7、发器的状态。前一个通道只 经一级与门，而后一个通道那么要经一级与非门和一级与门，显然CP的跳变经前者影响输出比经后者要快得多。在CP由0变1时，G22的输出首先由0变1，这时无论G23为何种状态即无论 J、K为何状态，都使 Q仍为0。 由于Q同时连接G12和G13的输入端，因此它们的输出均为0,使G11的输出Q=1，触发器的状态不变。CP由0变1后，翻开G3和G4,为接收输入信号J、K作好准备。3. CP由1变0时触发器翻转设输入信号 J=1、K=0,贝U Q3=0 Q4=1，G13和G23的输出均为 0。当 CP下降沿到来时,G22的输出由1变0,那么有Q=1,使G13输出为1，Q=0, 触

8、发器翻转。虽然 CP变0后，G3 G4 G12和G22封锁，Q3=Q4=1,但由于 与非门的延迟时间比与门长在制造工艺上予以保证,因此Q3和Q4这一新状态的稳定是在触发器翻转之后。由此可知，该触发器在CP下降沿触发翻转，CP一旦到0电平，那么将触发器封锁，处于1所分析的情况。总之，该触发器在 CP下降沿前接受信息，在下降沿触发翻转，在下降 沿后触发器被封锁。功能描述 :边沿型 JK 触发器的状态转移真值表、特征方程、状态转移图及鼓励表 与主从 JK 触发器完全一致，只不过在画工作波形图时，不用考虑一次变化 现象。脉冲工作特性 :该触发器无一次变化现象， 输入信号可在 CP 触发沿由 1变 0时

9、刻前加 入。由图 7.6.1 可知， 该电路要求 J、K 信号先于 CP 信号触发沿传输到 G3、 G4的输出端，为此它们的参加时间至少应比 CP的触发沿提前一级与非门的 延迟时间。这段时间称为建立时间 test 。输入信号在负跳变触发沿来到后就不必保持，原因在于即使原来的J、K信号变化，还要经一级与非门的延迟才能传输到G3和G4的输出端，在此之前，触发器已由 G12、G13 G22、G23的输出状态和触发器原先的状态决定 翻转。所以这种触发器要求输入信号的维持时间极短，从而具有很高的抗 干扰能力，且因缩短 tCPH 可提高工作速度。从负跳变触发沿到触发器输出状态稳定， 也需要一定的延迟时间tCPL。显然,该延迟时间应大于两级与或非门的延迟时间。即 tCPL 大于 2.8tpd 。综上所述，对边沿 JK 触发器归纳为以下几