第三章多层次的存储器(白中英第五版)

1、第三章第三章 多层次的存储器多层次的存储器计算机组成原理3.1 3.1 存储器概述存储器概述一一. .存储器的分类存储器的分类 存储器是计算机系统中的记忆设备，用来存放程序存储器是计算机系统中的记忆设备，用来存放程序和数据。和数据。 存储器主要完成两大功能：存储器主要完成两大功能：l存储（写入存储（写入write) write) 1.1.取出（读出取出（读出readread）2022年2月22日星期二3.1 3.1 存储器概述存储器概述存储器三项基本要求：存储器三项基本要求：l大容量大容量l高速度高速度l低成本低成本构成存储器的构成存储器的存储介质存储介质，目前主要采用半导体器件和磁，目前主要

2、采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个体电路或一个CMOSCMOS晶体管或磁性材料的晶体管或磁性材料的存储元存储元，它可存，它可存储一个二进制代码。由若干个存储元组成一个储一个二进制代码。由若干个存储元组成一个存储单元存储单元 2022年2月22日星期二3.1 3.1 存储器概述存储器概述l 存储元：存储一位二进制信息的存储元件。存储元：存储一位二进制信息的存储元件。l 存储单元：主存中最小可编址的单位，是对主存可存储单元：主存中最小可编址的单位，是对主存可访问操作的最小单位。访问操作的最小单位。l 然后再

3、由许多存储单元按一定规则组成一个存储体。然后再由许多存储单元按一定规则组成一个存储体。 根据存储材料的性能及使用方法不同，存储器有各种不同根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法的分类方法: : 1 1）. .按存储介质分类按存储介质分类 u 半导体存储器半导体存储器：用半导体器件组成的存储器。：用半导体器件组成的存储器。2022年2月22日星期二3.1 3.1 存储器概述存储器概述u磁表面存储器磁表面存储器：用磁性材料做成的存储器。：用磁性材料做成的存储器。 2).2).按存储方式分类按存储方式分类 u随机存储器随机存储器：任何存储单元的内容都能被随机存取，：任何存储单元

4、的内容都能被随机存取，且存取时间和存储单元的物理位置无关。且存取时间和存储单元的物理位置无关。u顺序存储器顺序存储器：只能按某种顺序来串行存取，存取时间：只能按某种顺序来串行存取，存取时间和存储单元的物理位置有关。和存储单元的物理位置有关。2022年2月22日星期二3.1 3.1 存储器概述存储器概述3 3）. .按存储器的读写功能分类按存储器的读写功能分类u只读存储器只读存储器( (ROM)ROM)：存储的内容是固定不变的，只能读存储的内容是固定不变的，只能读出而不能写入的半导体存储器。出而不能写入的半导体存储器。u随机读写存储器随机读写存储器( (RAM)RAM)：既能读出又能写入的半导体

5、存既能读出又能写入的半导体存储器。储器。 4 4）. .按信息的可保存性分类按信息的可保存性分类u非永久记忆的存储器：非永久记忆的存储器：断电后信息即消失的存储器。断电后信息即消失的存储器。如半导体存储器（易失性存储器）如半导体存储器（易失性存储器）2022年2月22日星期二3.1 3.1 存储器概述存储器概述u永久记忆性存储器：永久记忆性存储器：断电后仍能保存信息的存储器。断电后仍能保存信息的存储器。如磁性存储器，一般作外存使用。如磁性存储器，一般作外存使用。ROMROM也是特殊的这也是特殊的这类存储器（非易失性存储器）类存储器（非易失性存储器）5 5）. .按在计算机系统中的作用分类按在计

6、算机系统中的作用分类 根据存储器在计算机系统中所起的作用，可分为根据存储器在计算机系统中所起的作用，可分为主存主存储器、辅助存储器、高速缓冲存储器、控制存储器储器、辅助存储器、高速缓冲存储器、控制存储器等。等。2022年2月22日星期二3.1 3.1 存储器概述存储器概述二二. .存储器的存储器的分级分级结构结构为了解决对存储器要求容量大，速度快，成本低三者之间的为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用矛盾，目前通常采用多级存储器体系结构多级存储器体系结构，即使用，即使用高速缓高速缓冲存储器、主存储器和外存储器冲存储器、主存储器和外存储器。2022年2月22日星期

7、二名称名称简称简称用途用途特点特点高速缓冲存储器Cache高速存取指令和数据存取速度快，但存储容量小主存储器主存存放计算机运行期间的大量程序和数据存取速度快，存储容量不大外存储器外存存放系统程序和大型数据文件及数据库存储容量大，位成本低3.1 3.1 存储器概述存储器概述三三.主存储器的技术指标主存储器的技术指标 主存储器的性能指标主要是主存储器的性能指标主要是存储容量、存取时间、存储周存储容量、存取时间、存储周期和存储器带宽期和存储器带宽。 字存储单元字存储单元 ：即存放一个机器字的存储单元，相应的地：即存放一个机器字的存储单元，相应的地址称为字地址。一个机器字可以包含数个字节，所以一个址称

8、为字地址。一个机器字可以包含数个字节，所以一个字存储单元也可包含数个能够单独编址的字节地址。字存储单元也可包含数个能够单独编址的字节地址。1.1.下面列出主存储器的主要几项技术指标：下面列出主存储器的主要几项技术指标：2022年2月22日星期二3.1 3.1 存储器概述存储器概述 存储容量存储容量在一个存储器中可以容纳的存储单元总数在一个存储器中可以容纳的存储单元总数 体现存储空间的大小单位：字数，字节数体现存储空间的大小单位：字数，字节数 存取时间存取时间 启动到完成一次存储器操作所经历的时间启动到完成一次存储器操作所经历的时间 体现主存的速度体现主存的速度 单位：单位： 存储周期存储周期连

9、续启动两次操作所需间隔的最小时间连续启动两次操作所需间隔的最小时间 体现主存的速度单位：体现主存的速度单位： 存储器带宽存储器带宽单位时间里存储器所存取的信息量单位时间里存储器所存取的信息量 体现数据传输速率技术指标体现数据传输速率技术指标 单位：位单位：位/ /秒，字节秒，字节/ /秒秒2022年2月22日星期二3.2 3.2 半导体存储器半导体存储器RAMRAMl 目前广泛使用的内部存储器是半导体存储器，根据存储信目前广泛使用的内部存储器是半导体存储器，根据存储信息的原理不同，可将半导体存储器分为息的原理不同，可将半导体存储器分为: :u静态静态MOSMOS存储器（存储器（SRAMSRAM

10、）u动态动态MOSMOS存储器（存储器（DRAMDRAM）l 半导体存储器的优缺点半导体存储器的优缺点优点：存储速度快，存储体积小，可靠性高优点：存储速度快，存储体积小，可靠性高缺点：断电时，读写存储器不能保存信息缺点：断电时，读写存储器不能保存信息2022年2月22日星期二3.2 .1 SRAM3.2 .1 SRAM存储器存储器一、基本的静态存储元阵列一、基本的静态存储元阵列1.1.基本存储元基本存储元 SRAMSRAM中中, ,用一个锁存器用一个锁存器( (触发器触发器) )作为存储元。作为存储元。 只要直流供电电源一直加在这个记忆电路上，它就无限只要直流供电电源一直加在这个记忆电路上，它

11、就无限期地保持记忆的期地保持记忆的1 1状态或状态或0 0状态。如果电源断电，那么存状态。如果电源断电，那么存储的数据储的数据(1(1或或0)0)就会丢失。就会丢失。2.2.三组信号线三组信号线1 1）地址线）地址线 2 2）数据线）数据线 3 3）控制线）控制线 图图 3.2 3.2 基本的静态存储元阵列基本的静态存储元阵列2022年2月22日星期二3.2 .1 SRAM3.2 .1 SRAM存储器存储器二、基本的二、基本的SRAMSRAM逻辑结构逻辑结构 SRAMSRAM芯大多采用芯大多采用双译码双译码方式，以便组织更大的存储容量。方式，以便组织更大的存储容量。 地址译码器地址译码器 二级

12、译码：二级译码： 将地址分成将地址分成x x向、向、y y向两部分，第一级进行向两部分，第一级进行x x向向( (行译码行译码) )和和y y向向( (列译码列译码) )的独立译码的独立译码, ,然后在存储阵列然后在存储阵列中完成第二级的交叉译码。中完成第二级的交叉译码。2022年2月22日星期二3.2 .1 SRAM3.2 .1 SRAM存储器存储器 读与写的互锁逻辑读与写的互锁逻辑 控制信号中控制信号中/CS/CS是片选信号，是片选信号，/CS/CS有效时（低电平），有效时（低电平），门门G1G1、G2G2均被打开。均被打开。/OE/OE为读出使能信号，为读出使能信号，/OE/OE有效时有

13、效时（低电平），门（低电平），门G2G2开启，当写命令开启，当写命令/WE=1/WE=1时（高电平），时（高电平），门门G1G1关闭，存储器进行读操作。写操作时，关闭，存储器进行读操作。写操作时，/WE=0/WE=0，门，门G1G1开启，门开启，门G2G2关闭。注意，门关闭。注意，门G1G1和和G2G2是互锁的，一个开是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。启时另一个必定关闭，这样保证了读时不写，写时不读。图图3.3 32K3.3 32K8 8位的位的SRAMSRAM逻辑结构图逻辑结构图存储阵列为三维结构，即存储阵列为三维结构，即256256行行128128列列8 8

14、位位2022年2月22日星期二3.2 .1 SRAM3.2 .1 SRAM存储器存储器三、存储器的三、存储器的读写周期读写周期1.1.在读周期中在读周期中，地址线先有效，以便进行地址译码，选中，地址线先有效，以便进行地址译码，选中存储单元。为了读出数据，片选信号存储单元。为了读出数据，片选信号/CS/CS和读出使能信和读出使能信号号/OE/OE也必须有效也必须有效( (由高电平变为低电平由高电平变为低电平) )。从地址有效。从地址有效开始经开始经tAQ(tAQ(读出读出) )时间，数据总线时间，数据总线I/OI/O上出现了有效的读上出现了有效的读出数据。之后出数据。之后/CS/CS、/OE/O

15、E信号恢复高电平，信号恢复高电平，tRCtRC以后才允以后才允许地址总线发生改变。许地址总线发生改变。tRCtRC时间称为读周期时间。时间称为读周期时间。2022年2月22日星期二3.2 .1 SRAM3.2 .1 SRAM存储器存储器 在写周期中在写周期中，也是地址线先有效，接着片选信号，也是地址线先有效，接着片选信号/CS/CS有有效，写命令效，写命令/WE/WE有效有效( (低电平低电平) )。 此时数据总线此时数据总线I/OI/O上必须置写入数据，在上必须置写入数据，在tWDtWD时间段时间段将数据写入存储器。之后撤消写命令将数据写入存储器。之后撤消写命令/WE/WE和和/CS/CS。

16、 为了写入可靠，为了写入可靠，I/OI/O线的写入数据要有维持时间线的写入数据要有维持时间thDthD，/CS/CS的维持时间也比读周期长。的维持时间也比读周期长。tWCtWC时间称为写周期时间。时间称为写周期时间。3.3.为了控制方便，一般取为了控制方便，一般取tRC=tWCtRC=tWC，通常称为，通常称为存取周期存取周期。2022年2月22日星期二3.2 .1 SRAM3.2 .1 SRAM存储器存储器【例例3.13.1】图图3.5(a)3.5(a)是是SRAMSRAM的写入时序图。其中的写入时序图。其中R/WR/W是读是读/ /写命写命令控制线，当令控制线，当R/WR/W线为低电平时，

17、存储器按给定地址把数据线线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出上的数据写入存储器。请指出图图3.5(a)3.5(a)写入时序中的错误，写入时序中的错误，并画出正确的写入时序图。并画出正确的写入时序图。【解解】： 写入存储器的时序信号必须同步。通常，当写入存储器的时序信号必须同步。通常，当R/WR/W线线加负脉冲时，地址线和数据线的电平必须是稳定的。当加负脉冲时，地址线和数据线的电平必须是稳定的。当R/WR/W线线达到低电平时，数据立即被存储。因此，当达到低电平时，数据立即被存储。因此，当R/WR/W线处于低电平线处于低电平时，如果数据线改变了数值，那么存储器将存储新的

18、数据。时，如果数据线改变了数值，那么存储器将存储新的数据。同样，当同样，当R/WR/W线处于低电平时地址线如果发生了变化，那么同线处于低电平时地址线如果发生了变化，那么同样数据将存储到新的地址或。正确的写入时序图见图样数据将存储到新的地址或。正确的写入时序图见图3.5(b)3.5(b)。2022年2月22日星期二3.2.2 DRAM3.2.2 DRAM存储器存储器一、一、DRAMDRAM存储位元的记忆原理存储位元的记忆原理 基本存储元基本存储元 基本存储元是组成存储器的基础和核心基本存储元是组成存储器的基础和核心, ,它用来存储一它用来存储一 位二进制信息位二进制信息0 0或或1 1。 它是由

19、两个它是由两个MOSMOS反相器交叉耦合而成的触发器反相器交叉耦合而成的触发器, ,一个存储一个存储元存储一位二进制代码元存储一位二进制代码. .这种电路有两个稳定的状态，这种电路有两个稳定的状态，并且并且 A A，B B两点的电位总是互为相反的，因此它能表示两点的电位总是互为相反的，因此它能表示一位二进制的一位二进制的1 1和和0 0。2022年2月22日星期二3.2.2 DRAM3.2.2 DRAM存储器存储器2022年2月22日星期二ACB半导体场效应管示意图BAT5T4T3T1T2T6BS0VBS1读/写”0”读/写”1”位/读出线位/读出线字线图6.3 6管MOS存储电路3.2.2

20、DRAM3.2.2 DRAM存储器存储器二、二、DRAMDRAM芯片的逻辑结构芯片的逻辑结构 图图3.7(a)3.7(a)示出示出1M1M4 4位位DRAMDRAM芯片的管脚图，其中有两个芯片的管脚图，其中有两个电源脚、两个地线脚，为了对称，还有一个空脚（电源脚、两个地线脚，为了对称，还有一个空脚（NCNC）。）。 图图3.7(b)3.7(b)是该芯片的逻辑结构图。与是该芯片的逻辑结构图。与SRAMSRAM不同的是：不同的是： （1 1）增加了行地址锁存器和列地址锁存器。增加了行地址锁存器和列地址锁存器。由于由于DRAMDRAM存存储器容量很大，地址线宽度相应要增加，储器容量很大，地址线宽度相

21、应要增加，这势必增加芯这势必增加芯片地址线的管脚数目。片地址线的管脚数目。为避免这种情况，采取的办法是为避免这种情况，采取的办法是分时传送地址码。若地址总线宽度为分时传送地址码。若地址总线宽度为1010位，先传送地址位，先传送地址码码A0A0A9A9，由行选通信号，由行选通信号RASRAS打入到行地址锁存器；打入到行地址锁存器；2022年2月22日星期二3.2.2 DRAM3.2.2 DRAM存储器存储器 然后传送地址码然后传送地址码A10A10A19A19，由列选通信号，由列选通信号CRSCRS打入到打入到列地址锁存器。芯片内部两部分合起来，地址线宽列地址锁存器。芯片内部两部分合起来，地址线

22、宽度达度达2020位，存储容量为位，存储容量为1M1M4 4位。位。 （2 2）增加了刷新计数器和相应的控制电路。增加了刷新计数器和相应的控制电路。DRAMDRAM读出读出后必须刷新，而未读写的存储元也要定期刷新，而后必须刷新，而未读写的存储元也要定期刷新，而且要按行刷新，所以刷新计数器的长度等于行地址且要按行刷新，所以刷新计数器的长度等于行地址锁存器。刷新操作与读锁存器。刷新操作与读/ /写操作是交替进行的，所以写操作是交替进行的，所以通过通过2 2选选1 1多路开关来提供刷新行地址或正常读多路开关来提供刷新行地址或正常读/ /写的写的行地址。行地址。2022年2月22日星期二3.2.2 D

23、RAM3.2.2 DRAM存储器存储器三、三、读读/ /写周期写周期 读周期、写周期的定义是从行选通信号读周期、写周期的定义是从行选通信号RASRAS下降沿下降沿开始，到下一个开始，到下一个RASRAS信号的下降沿为止的时间，也就是信号的下降沿为止的时间，也就是连续两个读周期的时间间隔。通常为控制方便，读周期连续两个读周期的时间间隔。通常为控制方便，读周期和写周期时间相等。和写周期时间相等。l 刷新周期刷新周期：DRAMDRAM存储位元是基于电容器上的电荷量存存储位元是基于电容器上的电荷量存储，这储，这 个电荷量随着时间和温度而减少，因此必须个电荷量随着时间和温度而减少，因此必须定期地刷新，以

24、保持它们原来记忆的正确信息。定期地刷新，以保持它们原来记忆的正确信息。2022年2月22日星期二3.2.2 DRAM3.2.2 DRAM存储器存储器刷新操作有两种刷新方式：刷新操作有两种刷新方式： 集中式刷新集中式刷新:DRAM:DRAM的所有行在每一个刷新周期中都被刷的所有行在每一个刷新周期中都被刷新。新。 分散式刷新分散式刷新: :每一行的刷新插入到正常的读每一行的刷新插入到正常的读/ /写周期之中。写周期之中。l 集中式刷新集中式刷新：在整个刷新间隔内，前一段时间重复进行：在整个刷新间隔内，前一段时间重复进行读读/ /写周期或维持周期，等到需要进行刷新操作时，便写周期或维持周期，等到需要

25、进行刷新操作时，便暂停读暂停读/ /写或维持周期，而逐行刷新整个存储器，它适写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。用于高速存储器。 2022年2月22日星期二3.2.2 DRAM3.2.2 DRAM存储器存储器2022年2月22日星期二例如刷新周期为例如刷新周期为8ms8ms的内存来说，所有行的集中式刷新必的内存来说，所有行的集中式刷新必须每隔须每隔8ms8ms进行一次。为此将进行一次。为此将8ms8ms时间分为两部分：前一段时间分为两部分：前一段时间进行正常的读时间进行正常的读/ /写操作，后一段时间（写操作，后一段时间（8ms8ms至正常读至正常读/ /写周期时间）做为集

26、中刷新操作时间。写周期时间）做为集中刷新操作时间。 3.2.2 DRAM3.2.2 DRAM存储器存储器 分散式刷新：分散式刷新：把一个存储系统周期把一个存储系统周期t tc c分为两半，周期前分为两半，周期前半段时间半段时间t tm m用来读用来读/ /写操作或维持信息，周期后半段时间写操作或维持信息，周期后半段时间t tr r作为刷新操作时间。这样，每经过作为刷新操作时间。这样，每经过128128个系统周期时间，个系统周期时间，整个存储器便全部刷新一遍。整个存储器便全部刷新一遍。2022年2月22日星期二3.2.2 DRAM3.2.2 DRAM存储器存储器1 1、字长位数扩展给定的芯片字长

27、位数较短，不满足设计、字长位数扩展给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位要求的存储器字长，此时需要用多片给定芯片扩展字长位数。数。一般原则：三组信号线中，地址线和控制线公用而数据线一般原则：三组信号线中，地址线和控制线公用而数据线单独分开连接。单独分开连接。d =d = 设计要求的存储器容量设计要求的存储器容量 / / 选择芯片存储器容量选择芯片存储器容量2022年2月22日星期二3.2.2 DRAM3.2.2 DRAM存储器存储器【例例3.23.2】利用利用1M1M4 4位的位的SRAMSRAM芯片，设计一个存储容量为芯片，设计一个存储容量为1M

28、1M8 8位的位的SRAMSRAM存储器。存储器。解：解： 所需芯片数：所需芯片数：d=d=（1M1M8 8） / / （1M1M4 4）=2(=2(片片) )设计的存储器字长为设计的存储器字长为8 8位，存储器容量不变。连接的三组位，存储器容量不变。连接的三组信号线与例相似，即地址线、控制线公用，数据线分高信号线与例相似，即地址线、控制线公用，数据线分高4 4位、低位、低4 4位，但是数据线是双向的，与位，但是数据线是双向的，与SRAMSRAM芯片的芯片的I/OI/O端相端相连接。连接。2022年2月22日星期二3.2.2 DRAM3.2.2 DRAM存储器存储器2 2、字存储容量扩展、字存

29、储容量扩展给定的芯片存储容量较小（字数少），不满足设计要求的给定的芯片存储容量较小（字数少），不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。三组总存储容量，此时需要用多片给定芯片来扩展字数。三组信号组中给定芯片的地址总线和数据总线公用，控制总线信号组中给定芯片的地址总线和数据总线公用，控制总线中中R/WR/W公用，使能端公用，使能端ENEN不能公用，它由地址总线的高位段不能公用，它由地址总线的高位段译码来决定片选信号。所需芯片数仍由（译码来决定片选信号。所需芯片数仍由（d=d=设计要求的存设计要求的存储器容量储器容量/ /选择芯片存储器容量）决定。选择芯片存储器容量）决定。20

30、22年2月22日星期二3.2.2 DRAM3.2.2 DRAM存储器存储器3.3.存储器模块条存储器模块条 存储器通常以插槽用模块条形式供应市场。这种模块存储器通常以插槽用模块条形式供应市场。这种模块条常称为内存条。它们是在一个条状形的小印制电路板上，条常称为内存条。它们是在一个条状形的小印制电路板上，用一定数量的存储器芯片用一定数量的存储器芯片( (如如8 8个个RAMRAM芯片芯片) )，组成一个存储，组成一个存储容量固定的存储模块。然后，通过它下部的插脚插到系统容量固定的存储模块。然后，通过它下部的插脚插到系统板的专用插槽中，从而使存储器的总容量得到扩充。板的专用插槽中，从而使存储器的总

31、容量得到扩充。2022年2月22日星期二3.2.2 DRAM3.2.2 DRAM存储器存储器五、五、 高级的高级的DRAMDRAM结构结构 FPM DRAM FPM DRAM：快速页模式动态存储器，它是根据程序的局：快速页模式动态存储器，它是根据程序的局部性原理来实现的。读周期和写周期中，为了寻找一个部性原理来实现的。读周期和写周期中，为了寻找一个确定的存储单元地址，首先由低电平的行选通信号确定的存储单元地址，首先由低电平的行选通信号/RAS/RAS确定行地址，然后由低电平的列选信号确定行地址，然后由低电平的列选信号/CAS/CAS确定列地址。确定列地址。下一次寻找操作，也是由下一次寻找操作，

32、也是由/RAS/RAS选定行地址，选定行地址，/CAS/CAS选定列选定列地址，依此类推。地址，依此类推。2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展 存储器容量与实际存储器的要求多有不符。存储器芯片存储器容量与实际存储器的要求多有不符。存储器芯片有不同的组织形式，如有不同的组织形式，如102410241 1、102410244 4、409640968 8等；等； 实际使用时，需进行实际使用时，需进行字和位扩展字和位扩展( (多个芯片连接），组多个芯片连接），组成你所需要的实际的存储器，如成你所需要的实际的存储器，如 1K1K8 8、4K4K8 8 等的等的存储器。存

33、储器。2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展（1 1）位扩展法）位扩展法 只加大字长，而存储器的字数与存储器芯片字数一致只加大字长，而存储器的字数与存储器芯片字数一致, , 对片子没有选片要求。对片子没有选片要求。 位扩展的连接方式是将各存储芯片的地址线、片选线和位扩展的连接方式是将各存储芯片的地址线、片选线和读读/ /写线相应地并联起来，而将各芯片的数据线单独列出。写线相应地并联起来，而将各芯片的数据线单独列出。 2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二DDD0479AA01K 4位位1K 4位位CSWE

34、例如：用例如：用 2 2片片 1K 1K 4 4位位 存储芯片组成存储芯片组成 1K 1K 8 8位位 的存的存储器储器1010跟地址线跟地址线 8 8个别数据线个别数据线3.3 3.3 存储容量的扩展存储容量的扩展(2) (2) 字扩展（增加存储字的数量）字扩展（增加存储字的数量） 仅在字向扩充，而位数不变。仅在字向扩充，而位数不变。字扩展将芯片的地址线、字扩展将芯片的地址线、数据线、读数据线、读/ /写线并联，由片选信号来区分各片地址写线并联，由片选信号来区分各片地址。 用用 2 2片片 1K 1K 8 8位位 存储芯片组成存储芯片组成 2K 2K 8 8位位 的存储器的存储器2022年2

35、月22日星期二1111根地址线根地址线8 8根数据线根数据线3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二 1K 8位位 1K 8位位D7D0WEA1A0A9CS1A10 1CS0A9A8 A0A103.3 3.3 存储容量的扩展存储容量的扩展例如：例如：用用256Kx8256Kx8位芯片构成位芯片构成2Mx82Mx8位的存储器。位的存储器。芯片的地址线数：芯片的地址线数：1818；容量：；容量：2MB 2MB CPUCPU的有效地址位数：的有效地址位数：2121位地址位地址（1 1）芯片数）芯片数 （2M2M8 8位）位）/ /（256K256K8 8位）位）=8=8

36、（片）（片）（2 2）采用字扩展）采用字扩展2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展（3 3）字扩展连接图）字扩展连接图2022年2月22日星期二 ramsel73-8 译码ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WE A CE256K8DWE A CE256K8DWE A CE256K8DWE A CE256K8D0 1 2 7 访存信号，只在需要访问主存时才产生译码输出。3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二译码法译码法 所谓

37、译码法就是使用译码电路将高位地址进行译码，所谓译码法就是使用译码电路将高位地址进行译码，以其译码输出作为存储芯片的片选信号。其特点是连接以其译码输出作为存储芯片的片选信号。其特点是连接复杂，但能有效地利用存储空间。译码电路可以使用现复杂，但能有效地利用存储空间。译码电路可以使用现有的译码器芯片。有的译码器芯片。3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二 常用的译码芯片有：常用的译码芯片有：74LS139（双（双2-4译码器）译码器）和和74LS138（3-8译码器）等。译码器）等。12345678910111213141516ABCVCC2AG2BGG17YGND0

38、Y1Y2Y3Y4Y5Y6Y图图 74LS138引脚及逻辑符号引脚及逻辑符号 ABC2AG2BGG17Y0Y1Y2Y3Y4Y5Y6Y3.3 3.3 存储容量的扩展存储容量的扩展（3 3）字位同时扩展法）字位同时扩展法 一个存储器的容量假定为一个存储器的容量假定为M MN N位，若使用位，若使用L LK K 位的芯位的芯片片(L(LM,KM,KN)N)，需要在字向和位向同时进行扩展。此，需要在字向和位向同时进行扩展。此时共需要时共需要(M/L)(M/L)(N/K)(N/K)个存储器芯片。个存储器芯片。 2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二

39、用用 8片片 1K 4位位 存储芯片组成存储芯片组成 4K 8位位 的存储器的存储器8根数据线根数据线12根地址线根地址线WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片选片选译码译码.1K41K41K41K41K41K41K41K4（3 3）字位同时扩展法）字位同时扩展法3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二例例1 1：一个容量为：一个容量为16K16K3232位的存储器，其地址线和数据线位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？要多少片？ 1K1K

40、4 4位，位，2K2K8 8位，位，4K4K4 4位，位， 16K16K1 1位，位，4K4K8 8位，位，8K8K8 8位位 解：解： 地址线和数据线的总和地址线和数据线的总和 = 14 + 32 = 46根根； 各需要的片数为：各需要的片数为：3.3 3.3 存储容量的扩展存储容量的扩展 1K 1K4 4：16K16K32 32 / / 1K1K4 = 164 = 168 = 8 = 128128片片 2K2K8 8：16K16K3232 / / 2K2K8 = 88 = 84 = 4 = 3232片片 4K4K4 4：16K16K3232 / / 4K4K4 = 44 = 48 = 8

41、= 3232片片 16K16K1 1：16K16K3232 / / 16K16K1 = 1 = 3232片片 4K4K8 8：16K16K3232 / / 4K4K8 = 48 = 44 = 4 = 1616片片 8K8K8 8：16K16K3232 / / 8K8K8 = 28 = 24 = 4 = 8 8片片2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展 例例2 2： 设有若干片设有若干片256K256K8 8位的位的SRAMSRAM芯片，问：芯片，问：(1) (1) 如何构成如何构成2048K2048K3232位的存储器？位的存储器？(2) (2) 需要多少片需要

42、多少片RAMRAM芯片？芯片？(3) (3) 该存储器需要多少字节地址位？该存储器需要多少字节地址位？(4) (4) 画出该存储器与画出该存储器与CPUCPU连接的结构图，设连接的结构图，设CPUCPU的接的接口信号有地址信号、数据信号、控制信号口信号有地址信号、数据信号、控制信号MREQ#MREQ#和和R/W#R/W#。2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展解：采用字位扩展的方法。需要解：采用字位扩展的方法。需要3232片片SRAMSRAM芯片。芯片。2022年2月22日星期二 ramsel73-8译码ramsel2ramsel1ramsel0A22-20A2

43、2-2A19-2OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0D31D0WE A CE256Kx84片DWE A CE256Kx84片DWE A CE256Kx84片DWE A CE256Kx84片D3.3 3.3 存储容量的扩展存储容量的扩展例例3 3： 设设CPUCPU共有共有1616根地址线，根地址线，8 8根数据线，并用根数据线，并用-MREQ-MREQ（低电平有效）作访存控制信号，（低电平有效）作访存控制信号，R/-WR/-W作读写命令信号作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：（高电平为读，低电平为写）。现有下列存储芯片：ROMROM（2

44、K 2K 8 8位，位，4K 4K 4 4位，位，8K 8K 8 8位），位），RAMRAM（1K 1K 4 4位，位，2K 2K 8 8位，位，4K 4K 8 8位），及位），及7413874138译码器和译码器和其他门电路（门电路自定）。试从上述规格中选用合适其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出芯片，画出CPUCPU和存储芯片的连接图。和存储芯片的连接图。2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展要求：要求： （1 1）最小）最小4K4K地址为系统程序区，地址为系统程序区，409616383409616383地址范围为地址范围为 用户程序区

45、；用户程序区； （2 2）指出选用的存储芯片类型及数量；）指出选用的存储芯片类型及数量； （3 3）详细画出片选逻辑。）详细画出片选逻辑。2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展解：解： 确定芯片的数量及类型确定芯片的数量及类型2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展(2) (2) 分配地址线分配地址线A A1111 A A0 0 接接 4K 4K 4 4位位 ROM ROM 的地址线的地址线A A11 11 A A0 0 接接 4K 4K 8 8位位 RAM RAM 的地址线的地址线(3) (3) 确定片选信号确定片选信号2022年

46、2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二MREQA15A14A13A12A11A0D7D4D3D0WR 4K 4位位 ROM4K 4位位 ROM 4K 8位位 RAM 4K 8位位 RAM 4K 8位位 RAMG1CBAG2BG2AY0Y1Y2Y3CPUCPU与存储器的连与存储器的连接图及片选逻辑接图及片选逻辑3.3 3.3 存储容量的扩展存储容量的扩展例例4 4： 某某8 8位微型机地址码为位微型机地址码为1818位，若使用位，若使用4KX44KX4位的位的RAMRAM芯芯片组成模块板结构的存储器，试问：片组成模块板结构的存储器，试问： （1 1

47、）该机所允许的最大主存空间是多少？）该机所允许的最大主存空间是多少？ （2 2）若每个模块板为）若每个模块板为32K 32K 8 8位，共需几个模块位，共需几个模块板？板？ （3 3）每个模块板内共有几片）每个模块板内共有几片RAMRAM芯片？芯片？ （4 4）共有多少片）共有多少片RAMRAM？ （5 5）CPUCPU如何选择各模块板？如何选择各模块板？2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展 解：解：（1 1）2 21818 = 256K = 256K，则该机所允许的最大主存空间是，则该机所允许的最大主存空间是256K256K8 8位（或位（或256KB256

48、KB）；）； （2 2）模块板总数）模块板总数 = 256K= 256K8 / 32K8 / 32K8 = 88 = 8块；块；（3 3）板内片数）板内片数 = 32K= 32K8 8位位 / 4K/ 4K4 4位位 = 8= 82 = 162 = 16（4 4）总片数）总片数 = 16= 16片片8 = 1288 = 128片；片；（5 5）CPUCPU通过最高通过最高3 3位地址译码选板，次高位地址译码选板，次高4 4位地址译码选位地址译码选 片。地址格式分配如下：片。地址格式分配如下：2022年2月22日星期二3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二板地址板

49、地址 片地址片地址 片内地址片内地址17 15 14 11 10 0例例5 5 设有设有3232片片256K256K1 1位的位的SRAMSRAM芯片，采用位扩展方法可芯片，采用位扩展方法可构成多大容量的存储器？该存储器需要多少字节地址位？构成多大容量的存储器？该存储器需要多少字节地址位？画出该存储器与画出该存储器与CPUCPU连接的结构图，设连接的结构图，设CPUCPU的接口信号有的接口信号有地址信号、数据信号、控制信号地址信号、数据信号、控制信号MREQ#MREQ#和和R/W#R/W#。3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二解：解：3232片片256K256

50、K1 1位的位的SRAMSRAM芯片可构成芯片可构成256K256K3232位的存位的存储器。储器。如果采用如果采用3232位的字编址方式，则需要位的字编址方式，则需要1818条地址线，因为条地址线，因为2 21818=256K=256K。用用MREQ#MREQ#作为芯片选择信号，作为芯片选择信号，R/W#R/W#作为读写控制信号，作为读写控制信号，该存储器与该存储器与CPUCPU连接的结构图如图连接的结构图如图3- 13- 1，因为存储容量，因为存储容量为为256K256K32=1024KB32=1024KB，所以，所以CPUCPU访存最高地址位为访存最高地址位为A19A19。3.3 3.3

51、 存储容量的扩展存储容量的扩展2022年2月22日星期二例例6 6 设有若干片设有若干片256K256K8 8位的位的SRAMSRAM芯片，采用字扩展方法芯片，采用字扩展方法构成构成2048KB2048KB的存储器需要多少片的存储器需要多少片SRAMSRAM芯片？该存储器需芯片？该存储器需要多少字节地址位？画出该存储器与要多少字节地址位？画出该存储器与CPUCPU连接的结构图，连接的结构图，设设CPUCPU的接口信号有地址信号、数据信号、控制信号的接口信号有地址信号、数据信号、控制信号MREQ#MREQ#和和R/W#R/W#。解：解：该存储器需要该存储器需要2048K/256K = 82048

52、K/256K = 8片片SRAMSRAM芯片；芯片；(2) (2) 需要需要2121条地址线，因为条地址线，因为2 22121=2048K=2048K，其中高，其中高3 3位用于位用于芯片选择，低芯片选择，低1818位作为每个存储器芯片的地址输入。位作为每个存储器芯片的地址输入。3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二用用MREQ#MREQ#作为译码器芯片的输出许可信号，译码器的输出作为译码器芯片的输出许可信号，译码器的输出作为存储器芯片的选择信号，作为存储器芯片的选择信号，R/W#R/W#作为读写控制信号。作为读写控制信号。CPUCPU访存的最高地址位为访存的最

53、高地址位为A A2020。(3) (3) 该存储器与该存储器与CPUCPU连接的结构图如下。连接的结构图如下。 ramsel73-8 译码ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WE A CE256K 8DWE A CE256K 8DWE A CE256K 8DWE A CE256K 8D3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二例例7 7 设有若干片设有若干片256K256K8 8位的位的SRAMSRAM芯片，问如何构成芯片，问如何构成2048K2048K323

54、2位的存储器？需要多少片位的存储器？需要多少片RAMRAM芯片？该存储芯片？该存储器需要多少字节地址位？画出该存储器与器需要多少字节地址位？画出该存储器与CPUCPU连接的结连接的结构图，设构图，设CPUCPU的接口信号有地址信号、数据信号、控制的接口信号有地址信号、数据信号、控制信号信号MREQ#MREQ#和和R/W#R/W#。解：采用字位扩展的方法。该存储器需要解：采用字位扩展的方法。该存储器需要2048K/256K 2048K/256K 32/8 = 3232/8 = 32片片SRAMSRAM芯片，其中每芯片，其中每4 4片构成一个字的存储片构成一个字的存储器芯片组，器芯片组，8 8组芯

55、片进行字扩展。组芯片进行字扩展。3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二采用字寻址方式，需要采用字寻址方式，需要2121条地址线，其中高条地址线，其中高3 3位用于芯片位用于芯片选择，低选择，低1818位作为每个存储器芯片的地址输入。因为存位作为每个存储器芯片的地址输入。因为存储器容量为储器容量为2048K2048K32=232=22323KBKB，所以，所以CPUCPU访存的最高地址位访存的最高地址位为为A22A22。用用MREQ#MREQ#作为译码器芯片的输出许可信号，译码器的输出作为译码器芯片的输出许可信号，译码器的输出作为存储器芯片的选择信号，作为存储器芯

56、片的选择信号，R/W#R/W#作为读写控制信号，作为读写控制信号，该存储器与该存储器与CPUCPU连接的结构图如下。连接的结构图如下。3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二 ramsel73-8 译码ramsel2ramsel1ramsel0A22-20A22-2A19-2OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0D31D0WE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片D3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二 如果主

57、存容量为如果主存容量为16M16M字节，且按字节编址，表示该主字节，且按字节编址，表示该主存地址至少应需要存地址至少应需要_(1)_(1)_位。位。（1 1）A A1616B B2020 C C2424D D32 32 C例题例题1 13.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二例题例题2 某计算机内存按字节编址，内存地址区域从某计算机内存按字节编址，内存地址区域从44000H44000H到到6BFFFH6BFFFH，共有，共有_(2)_K_(2)_K字节。若采用字节。若采用16K16K4bit4bit的的SRAMSRAM芯片，构成该内存区域共需芯片，构成该内存区域共

58、需_(3)_(3)_片。片。（2 2） A.128A.128B. 160B. 160 C. 180C. 180 D. 220D. 220（3 3） A.5A.5B. 10B. 10 C. 20C. 20 D. 32D. 32 BC3.3 3.3 存储容量的扩展存储容量的扩展2022年2月22日星期二例题例题3 某程序的目标代码为某程序的目标代码为1638416384个字节，将其写到以字个字节，将其写到以字节编址的内存中，以节编址的内存中，以80000H80000H为首地址开始依次存为首地址开始依次存放，则存放该目标程序的末地址为放，则存放该目标程序的末地址为_(6)_(6)_。(6) A(6)

59、 A81000H81000H B B83FFFH83FFFH C C84FFFH84FFFH D D86000H86000H B3.4 3.4 只读存储器和闪速存储器只读存储器和闪速存储器2022年2月22日星期二一、只读存储器一、只读存储器 1.ROM1.ROM的分类的分类只读存储器简称只读存储器简称ROMROM，它只能读出，不，它只能读出，不能写入。能写入。 它的最大优点是具有不易失性。它的最大优点是具有不易失性。根据编程方式不同，根据编程方式不同，ROMROM通常分为三类：通常分为三类： 3.4 3.4 只读存储器和闪速存储器只读存储器和闪速存储器2022年2月22日星期二只读存储器只读

60、存储器定义定义优点优点缺点缺点掩模式数据在芯片制造过程中就确定 可靠性和集成度高，价格便宜 不能重写一次编程 用户可自行改变产品中某些存储元 可以根据用户需要编程 只能一次性改写多次编程可以用紫外光照射或电擦除原来的数据，然后再重新写入新的数据可以多次改写ROM中的内容掩模掩模ROMROM模块组成模块组成掩模掩模ROMROM的逻辑符号和内部逻辑框图的逻辑符号和内部逻辑框图可编程可编程ROMROM3.4 3.4 只读存储器和闪速存储器只读存储器和闪速存储器2022年2月22日星期二1 1、EPROMEPROM EPROM EPROM叫做光擦除可编程可读存储器。它的存叫做光擦除可编程可读存储器。它