半导体制造装备概述(共92页).ppt

1、华中科技大学 机械学院 机械电子信息工程系先进制造技术先进制造技术半导体制造装备半导体制造装备华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系微电子封装一般可分为微电子封装一般可分为 4级级 ,如图如图 所示所示 ,即即 :0级封装级封装芯片上器件本体的互连芯片上器件本体的互连1级封装级封装芯片芯片 (1个或多个个或多个 )上的输入上的输入 /输出与基板互连输出与基板互连 2级封装级封装将封装好的元器件或多芯片组件用多层互连将封装好的元器件或多芯片组件用多层互连布线板布线板

2、()组装成电子部件组装成电子部件 ,插件或小整机插件或小整机3级封装级封装用插件或小整机组装成机柜整机系统用插件或小整机组装成机柜整机系统华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系半导体制造装备概述 芯片制造前道芯片制造前道 单晶硅拉制、切片、外表处理、单晶硅拉制、切片、外表处理、光刻、减薄、划片光刻、减薄、划片 芯片封装后道芯片封装后道 测试、测试、 滴胶、滴胶、Die bonding、Wire bonding、压模、压模华中科技大学 机械学院 机械电子信息工程系半导体封装的根本形式半导体封装的根本形式按其外部封装型式分：按其外部封装型式分：双列直插

3、式封装双列直插式封装 ()外表安装技术外表安装技术 () 无引线陶瓷片式载体无引线陶瓷片式载体() 塑料有引线片式载体塑料有引线片式载体 () 四边引线扁平封装四边引线扁平封装 () 四边引线塑料扁平封装四边引线塑料扁平封装 ()平面阵列型平面阵列型 (球栅阵列封装球栅阵列封装 ()华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系Chip to substrate interconnect technologies华中科技大学 机械学院 机械电子信息工程系外引线键合外引线键合过程示意图将带引线的芯片从载带上切下的示意

4、图华中科技大学 机械学院 机械电子信息工程系技术中的载带华中科技大学 机械学院 机械电子信息工程系概括而言概括而言 ,电子封装技术已经历了四代电子封装技术已经历了四代 ,现正在进入第五代。现正在进入第五代。第一代第一代 ： 60年代前采用的是接线板焊接的方式年代前采用的是接线板焊接的方式 ,框架为电路板框架为电路板 ,主要插装元件是电子管。主要插装元件是电子管。第二代第二代 ：60年代采用穿孔式印刷电路板年代采用穿孔式印刷电路板()封装封装 ,主要元件主要元件是晶体管和柱型元件。是晶体管和柱型元件。第三代第三代 ：70年代用自动插装方式将为代表的集成电路封装年代用自动插装方式将为代表的集成电路

5、封装在板上在板上 ,这是穿孔式封装技术的全盛时期。这是穿孔式封装技术的全盛时期。第四代第四代 ：从：从 80年代开始年代开始 ,采用将外表安装元件采用将外表安装元件 ()和和外表安装器件外表安装器件 ()安装在外表上。这一封装技术的革安装在外表上。这一封装技术的革命改变了元器件和电子产品的面貌。命改变了元器件和电子产品的面貌。第五代第五代 ：这是：这是 90年代显露头角的微封装技术年代显露头角的微封装技术 ,是上一代封装技术是上一代封装技术的开展和延伸的开展和延伸 ,是将多层技术、高密度互连技术、是将多层技术、高密度互连技术、微型元器件封装技术综合并开展微型元器件封装技术综合并开展 ,其代表性

6、技术就是金属陶瓷封其代表性技术就是金属陶瓷封装装 (),典型产品是典型产品是M。最近由于系统级芯片。最近由于系统级芯片 ()和和全片规模集成全片规模集成 ()技术的开展技术的开展 ,微电子封装技术正孕育着重微电子封装技术正孕育着重大的突破大的突破华中科技大学 机械学院 机械电子信息工程系,边引线塑料扁平封装边引线塑料扁平封装 ,塑料球栅阵列塑料球栅阵列封装封装 ()和陶瓷球栅阵列封和陶瓷球栅阵列封装装 ()等等 ,尤其是和尤其是和两种类型最具典型两种类型最具典型.华中科技大学 机械学院 机械电子信息工程系向高密度开展向高密度开展目前目前 ,陶瓷外壳陶瓷外壳 ()已达已达 1089只管脚、达只管

7、脚、达 625只管脚、间只管脚、间距达距达 0.5、达、达 376只管只管脚、达脚、达 1 0 0 0只管脚。只管脚。根据美国开展规划根据美国开展规划 ,到到 2 0 0 7年年 ,最大芯片尺寸将增大到最大芯片尺寸将增大到 1 0 0 0*2 ,同时每枚芯片上的输入同时每枚芯片上的输入 /输出输出数最多将到达数最多将到达 50 0 0个个 ,焊点尺寸将焊点尺寸将缩小到缩小到 0.127以下以下华中科技大学 机械学院 机械电子信息工程系从单芯片封装向多芯片封装开展从单芯片封装向多芯片封装开展起步于起步于 90年代初年代初 ,由于由于的高密度、高性能和高可靠性而倍受的高密度、高性能和高可靠性而倍受

8、青睐。受到世界各国的极大关注青睐。受到世界各国的极大关注 ,纷纷纷投入巨额资金纷投入巨额资金 ,如美国政府如美国政府 3年投年投入入 5亿美元亿美元 ,在在 1 0年投入年投入 1 0亿美元来开展亿美元来开展 ,据预测据预测 , 1 999年全球产品销售额将达年全球产品销售额将达 2 0 0亿美元。目前最高水平的亿美元。目前最高水平的是的产品是的产品 ,2 0 0*2 、78层、层、3 0 0多万个通孔多万个通孔 , 1 40 0互连互连线线 , 1 80 0只管脚只管脚 , 2 0 0功耗功耗华中科技大学 机械学院 机械电子信息工程系由陶瓷封装向塑料封装开展由陶瓷封装向塑料封装开展在陶瓷封装

9、向高密度在陶瓷封装向高密度 ,多引线和多引线和低功耗展的同时低功耗展的同时 ,越来越多的领越来越多的领域正在由塑料封装所取代。而域正在由塑料封装所取代。而且且 ,新的塑料封装形式层出不穷新的塑料封装形式层出不穷 ,目前以和为目前以和为主主 ,全部用于外表安装全部用于外表安装 ,这些塑料这些塑料封装占领着封装占领着 90 %以上的市场以上的市场华中科技大学 机械学院 机械电子信息工程系高密度封装中的关键技术高密度封装中的关键技术从技术开展观点来看从技术开展观点来看 ,作为高密度封作为高密度封装的关键技术主要有装的关键技术主要有 : , , , ,和三维封和三维封装装载带封装载带封装它可以提供超窄

10、的引线间距和很薄的封装外形它可以提供超窄的引线间距和很薄的封装外形 ,且在板上占据很小的面积且在板上占据很小的面积 ,可用于高可用于高/数的数的和微处理器和微处理器 ,东芝公司东芝公司1 996年问世的笔记年问世的笔记本电脑中就使用了承载本电脑中就使用了承载 ,其引线间距其引线间距 0.2 5 ,焊接精度为焊接精度为 3 0 ,据报道据报道 ,最小间距最小间距可达可达 0.1 5华中科技大学 机械学院 机械电子信息工程系球栅阵列封装球栅阵列封装(BGA)技术的最大特点是器件与板技术的最大特点是器件与板之间的互连由引线改为小球之间的互连由引线改为小球 ,制作小球的材制作小球的材料通常采用合金焊料

11、或有机导电树脂。采料通常采用合金焊料或有机导电树脂。采用技术容易获得用技术容易获得/数超过数超过 60 0个个的封装体。由于完全采用与的封装体。由于完全采用与相同的回流焊工艺相同的回流焊工艺 ,防止了中防止了中的超窄间距的超窄间距 ,可以提供较大的焊盘区可以提供较大的焊盘区 ,因此因此使焊接工艺更加简单使焊接工艺更加简单 ,强度大大提高强度大大提高 ,可靠可靠性明显改善性明显改善华中科技大学 机械学院 机械电子信息工程系的尺寸通常大于(芯片规模封装 ),在 2 1 40之间。可分为塑料()、陶瓷()或载带()。在中 ,通常用引线键合采用焊球或引线键合将芯片贴在陶瓷基板上 ;在中 ,用标准内引线

12、键合工艺或焊球将芯片贴在其带状框架上华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系芯片规模封装与芯片尺寸封装芯片规模封装与芯片尺寸封装 ()芯片规模封装与芯片尺寸封装统称为芯片规模封装与芯片尺寸封装统称为 ,它被认为是本世纪先进封装的主流技术。它被认为是本世纪先进封装的主流技术。在芯片规模封装中在芯片规模封装中 ,封装体的尺寸是芯片尺封装体的尺寸是芯片尺寸的寸的 1.2倍以下倍以下 ;芯片尺寸封装中封装芯片尺寸封装中封装体的尺寸与芯片尺寸根本相当。这是在电体的尺寸与芯片尺寸根本相当。这是在电路板面积不变的前提下路板

13、面积不变的前提下 ,希望更换大芯片的希望更换大芯片的集成电路时提出的。在这种情况下集成电路时提出的。在这种情况下 ,将框架将框架引线伸展到芯片上方形成芯片引线引线伸展到芯片上方形成芯片引线 (),封装尺寸不变封装尺寸不变 ,芯片面积增大芯片面积增大 ,封装体面封装体面积与芯片面积的比值变小积与芯片面积的比值变小华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系多芯片组件多芯片组件 ( )将多只合格的裸芯片将多只合格的裸芯片 ()直接封装在多层互连基板直接封装在多层互连基板上上 ,并与其它元器件一起构成具有部件或系统功能的多芯并与其它元器件一起构成具有部件或系统

14、功能的多芯片组件片组件 (),已成为蜚声全球的已成为蜚声全球的 90年代代表性技术。年代代表性技术。华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系MCM封装封装华中科技大学 机械学院 机械电子信息工程系COB-Chip On Board华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系Chip on Board-COB华中科技大学 机械学院 机械电子信息工程系Die Bonding华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械

15、学院 机械电子信息工程系History and applications of wirebondingWirebonding is the earliest technique of device assembly, whose first result was published by Bell Laboratories in 1957. Sine then, the technique has been extremely developed华中科技大学 机械学院 机械电子信息工程系AdvantageFully automatic machines have been developed

16、for volume production.Bonding parameters can be precisely controlled; mechanical properties of wires can be highly reproduced.Bonding speed can reach 100-125 ms per each wire interconnection (two welds and a wire loop).Most reliability problems can be eliminated with properly controlled and much imp

17、roved tools (capillaries and wedges) and processes.Specific bonding tools and wires can be selected by packaging engineers to meet the requirements.Infrastructure of the technique has been comprised by large wirebonding knowledge, manufacturing people, equipment venders and materials.华中科技大学 机械学院 机械电

18、子信息工程系The most popular applications that use wirebonding are: Single and multitiered cofired ceramic and plastic ball grid arrays (BGAs), single chip and multichip Ceramic and plastic quad flat packages (CerQuads and PQFPs) Chip scale packages (CSPs) Chip on board (COB)华中科技大学 机械学院 机械电子信息工程系Ball bond

19、Wedge bondWirebonding的根本形式的根本形式华中科技大学 机械学院 机械电子信息工程系First and second bond comparison. (A) Ball bonding first bond. (B) Ball bonding second bond: stitch bond and tail bond. (C) Wedge bonding first bond. (D) Wedge bonding second bond.华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系Wedge bondthe bonding proc

20、ess can be defined to three major processes: thermocompression bonding (T/C) ultrasonic bonding (U/S)thermosonic bonding (T/S)as shown in Table 1-1华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系Ball Bonding华中科技大学 机械学院 机械电子信息工程系The capillaries are typically 1.585 mm in diameter and 11

21、.1 mm long.They have a large entry hole at the top and then the hole tapersdown to a small hole diameter typically between 38-50 mm,华中科技大学 机械学院 机械电子信息工程系40-m pad pitch ball andwedge first bond comparison.华中科技大学 机械学院 机械电子信息工程系Schematic of different looping. (A)Ball bonding looping. (B) Traditional we

22、dge radial bonding looping. (C) Wedge bonding Constant Gap looping.华中科技大学 机械学院 机械电子信息工程系40 mm pitch first bond.华中科技大学 机械学院 机械电子信息工程系40 mm looping. Short wires are to ground. Long wires are to the leads.华中科技大学 机械学院 机械电子信息工程系Wedge stitch bonding.华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械

23、电子信息工程系华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系Limitation of wirebondingFor the application of wirebonding method, terminals of chips have to be arranged at the periphery of the chips, otherwise short circuit is easily caused. Therefore, wirebonding technique is difficult for high I/O(500) interco

24、nnections.华中科技大学 机械学院 机械电子信息工程系Bonding parametersBonding parameters are extremely important because they control the bonding yield and reliability directly.The key variables for wire bonding include: Bonding force and pressure uniformity Bonding temperature Bonding time Ultrasonic frequency and powe

25、r华中科技大学 机械学院 机械电子信息工程系Bond designBall bonding Ball size is approximately 2 to 3 times the wire diameter, 1.5 times for small ball applications with fine pitches, and 3 to 4 times for large bond pad application. Bond size should not exceed 3/4 of the pad size, about 2.5 to 5 times the wire diameter,

26、depending on the geometry and moving direction of capillary during bonding. Loop heights of 150 um are now common, but very depending on the wire diameter and applications. Loop length should be less than 100 times the wire diameter. However, in some cases, high I/Os for instance, wire lengths have

27、to increase to more than 5 mm. The wirebonder must suspend the length of wire between the die and lead frame without vertical sagging or horizontal swaying.华中科技大学 机械学院 机械电子信息工程系Wedge bonding A high-strength wedge bond is possible even the bond is only 2-3 mm wider than wire diameter. Pad length must

28、 support the long dimension of the wedge bond as well as the tail. The pads long axis should be oriented along the intended wire path. Bond pitch must be designed to maintain consistent distance between wires.华中科技大学 机械学院 机械电子信息工程系CleaningTo ensure bondability and reliability of wirebond, one of the

29、critical conditions is that the bonding surface must be free of any contaminants. Therefore cleaning is an important work before bonding. The method usually adapted is molecular cleaning method, plasma or UV-ozone cleaning method.华中科技大学 机械学院 机械电子信息工程系Bond evaluationDestructive bond pull test (Method

30、 2021)Internal visual (Method 2021; Test condition A and B)Delay measurements (Method 3003)Nondestructive bond pull test (Method 2023)Ball bond shear testConstant acceleration (Method 2001; Test condition E)Random vibration (Method 2026)Mechanical shock (Method 2002)Stabilization bake (Method 1008)M

31、oisture resistance (Method 1004)华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系If both thebonds are at the same level and the hook is appliedat the center, the forces can be representedWhen the both angles are 30o, the pull force is equal to the breakload. The failure during pull test may occur at one of

32、 the five positions in the wirebond structure:A. Lift off first bondB. Wire break at transition first bondC. Wire break mid spanD. Wire break at transition second bondE. Lift off second bondWhen properly pulled, the bond should fail at B or D. If failures occur at A, C, or E, then the bonding parame

33、ters, metallization, bonding machine, bonding tool, hook, has to be reviewed.华中科技大学 机械学院 机械电子信息工程系Flip-Chip Technology华中科技大学 机械学院 机械电子信息工程系Advantages: Smaller size: Smaller IC footprint (only about 5% of that of packaged IC e.g. quad flat pack), reduced height and weight. Increased functionality: Th

34、e use of flip chips allow an increase in the number of I/O. I/O is not limited to the perimeter of the chip as in wire bonding. An area array pad layout enables more signal, power and ground connections in less space. A flip chip can easily handle more than 400 pads. Improved performance: Short inte

35、rconnect delivers low inductance, resistance and capacitance, small electrical delays, good high frequency characteristics, thermal path from the back side of the die. Improved reliability: Epoxy underfill in large chips ensures high reliability. Flip-chips can reduce the number connections per pin

36、from three to one. Improved thermal capabilities: Because flip chips are not encapsulated, the back side of the chip can be used for efficient cooling. Low cost: Batch bumping process, cost of bumping decreases, cost reductions in the underfill-process华中科技大学 机械学院 机械电子信息工程系Disadvantages: Difficult te

37、sting of bare dies. Limited availability of bumped chips. Challenge for PCB technology as pitches become very fine and bump counts are high. For inspection of hidden joints an X-ray equipment is needed. Weak process compatibility with SMT. Handling of bare chips is difficult. High assembly accuracy

38、needed. With present day materials underfilling process with a considerable curing time is needed. Low reliability for some substrates. Repairing is difficult or impossible.华中科技大学 机械学院 机械电子信息工程系底部填充工艺 (Underfilling Process温度膨胀系数小于 3 ppm/的硅器件直接同有机物印制线路板 (温度膨胀系数在1 8 50 ppm/ )压接在一起 ,会产生严重的热机应力和疲劳 ,俗称“热

39、机失配底部填充料锁住倒装片和印制板示意图华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械电子信息工程系Flip chip joining using adhesives (isotropic, anisotropic, nonconductive)华中科技大学 机械学院 机械电子信息工程系Flip chip joining by thermocompression.Flip chip thermosonic joining华中科技大学 机械学院 机械电子信息工程系Flip chip bonding using thermocompression华中科技大学 机械学院 机械

40、电子信息工程系Flip chip process by solder joining die preparing (testing, bumping, dicing) substrate preparing (flux application or solder paste printing) pick, alignment and place reflow soldering cleaning of flux residues (optional) underfill dispensing underfill curing.华中科技大学 机械学院 机械电子信息工程系华中科技大学 机械学院 机械