数字时钟的电磁兼容设计

1、数字时钟的电磁兼容设计吕英华 于学萍 董玉祥 王雪松北京邮电大学156信箱，邮编100876摘要:数字设备中的时钟电路是保证数字设备性能的关键部件，除了芯片质量之外，印制板的电磁兼容设计是保证时钟电路性能的关键技术，文章还提出了数字设备安全的分层模型。特别在因特网普及和飞速发展的今天，硬件的性能和软件性能共同决定了数字设备的好坏。本文简述了数字时钟电路的电磁兼容设计的基本原理和实用的设计方法。提出了数字设备安全的分层模型。关键词：数字时钟电路、数字设备安全的分层模型、微带线、电磁辐射 随着计算机和计算机网络技术的发展，电子设备数字化已经成为近代电子设备发展的潮流。电子设备数字化使得电子设备的结

2、构和设计方法都发生了很大的改变，软硬件结合、数字逻辑关系配合、联网工作性能、灵活的接口功能、智能化的操作能力等都成为数字化仪表的突出特点。其次，由于数字电路等同于高频电路，在进行印制板设计时产生了独特的电磁兼容问题。下面将针对数字设备的电磁兼容设计和时钟电路电磁兼容设计问题谈谈个人观点。一、数字设备安全的分层模型 电子电路的抗干扰技术是电磁兼容技术的重要内容之一。九十年代以前，人们对电子设备的安全性和电磁兼容性的认识还仅仅局限于电子设备硬件和操作者自身的安全方面。九十年代以后，电子设备数字化步伐加快，计算机技术迅速向其他技术渗透，数字电子设备要求能够联网工作，因此，环境中除了电磁噪声源的影响之

3、外，还增加了许多以网络和数字逻辑为平台以窃取信息和破坏数字设备工作软件为目的的威胁数字设备安全的危险，数字电子设备的工作环境的进一步恶化。人们对电子设备的安全性和电磁兼容性的认识有了很大的改变，在很大程度上把信息安全摆到了首位。为了实现信息安全和设备硬件安全，必须综合考虑软件和硬件功能，本文提出以下数字设备安全的分层模型。图1：数字设备安全的分层模型 在模型中所有的逻辑层都建筑在全部物理层之上，任何物理子层的信息漏泄都可以导致逻辑子层的加密或认证失效。物理层的电磁兼容包含四个层面的电磁兼容设计，每个层面都有自己特定的电磁兼容设计方法，每个层面都有电磁辐射或电磁漏泄的防护设计和电磁敏感性设计。在

4、逻辑子层安全设计中应当采用软件工程方法在研究软件的可靠性和逻辑正确性之外增加软件运行中的抗干扰能力的设计和软件运行中的生存性的设计。 严格地进行电子电路的电磁兼容设计常常成为一个新的电子系统或设备成败的关键，如果设备或系统建成之后才发现电子电路的电磁兼容设计问题，就必须推翻整个系统或设备设计就会浪费大量资金和人力。二、数字时钟信号的基本频率特性时钟信号是解读数字信息的基础，时钟信号应当是稳定的，具有标准彼形和严格的相位关系。时钟电路的电磁兼容设计主要是要保证在印制线条上传输的时钟信号不发生终端反射效应、基本上没有传输延迟、不对其他电路或器件造成串音干扰。在进行时钟电路的电磁兼容设计之前，我们必

5、须对时钟信号的频谱特性进行分析。时钟信号具有如下的标准波形。图2时钟信号的标准彼形 这种等腰梯形的周期数字脉冲的付立叶展开有下面形式1， 式中，是数字脉冲宽度，tr是数字脉冲的上升时间，T是数字信号的重复周期，t0是等腰梯形的上顶长度。在上面展开式中，如果设f=n/T，则展开系数Cn在不同频段可以分别近似如下：当f1/()时，可以近似为sin(f)f，同时有sin(ftr)f tr，则有Cn2V0当1/() f1/(tr)时，可以近似为sin(f)1， sin(ftr)f tr，则有Cn2V0/(f)当f1/(tr)时，可以近似为sin(f)1，1sin(ftr)1，则有 Cn2V0/(2 f

6、2tr2)从上述简单分析知道，时钟信号的频谱特性可以分成三个区间，第一个区间是当f1/()时，其频谱幅值近似为常数Cn2V0。到f=1/()时，发生了转折，在这个转折点之后，也就是在第二个区间中，时钟信号的频谱幅值近似为Cn2V0/(f)。这种情况持续到f=1/(tr)时，发生了第二次转折，转折点之后，也就是在第三个区间中，时钟信号的频谱幅值近似为Cn2V0/(2 f2tr2)。以上情况可以用图3来表述。图3 时钟信号的频谱特性 从图3可以看出当我们考虑第一个转折点的十倍频点的频谱幅值时，在第二个区间中，时钟信号的频谱幅值近似为Cn2V0/(f)，则十倍频谐波幅值将降低20分贝，在第三个区间中

7、，时钟信号的频谱幅值近似为Cn2V0/(2 f2tr2)，则十倍频谐波幅值将降低40分贝。对标准的两根印制线条来讲线间串音强度随频率增长，也就是十倍频谐波幅值将增长20分贝，结合时钟信号的频谱特性，可以发现线间串音强度的频率特性将如图4和图5所示。 图4 线间串音强度的频率特性与时钟信号的频谱特性比较 综合考虑线间串音强度的频率特性与时钟信号的频谱特性可以得到两根印制线条线间串音强度随频率变化的情况如图5所示。图5 两根印制线条线间串音强度随频率变化的情况 在图5中，当1/()f1/(tr)时，两根印制线条线间串音强度最大，至1/(tr)的十倍频时，两根印制线条线间串音强度下降为-20db，所

8、以我们在进行时钟电路印制线条电磁兼容设计时，通常考虑1/(tr)的十倍频。三、 时钟电路电磁兼容设计方法 时钟电路在数字电路中占有重要地位，同时时钟电路也是产生电磁辐射的主要来源。时钟电路设计主要的问题有如下几个方面。（1） 阻抗控制：计算各种由印制板线条构成的微带线和微带波导的波阻抗，相移常数，衰减常数等等。许多设计手册都可以查到一些典型结构的波阻抗和衰减常数。特殊结构的微带线和微带波导的参数需要用计算电磁学的方法求解。（2） 传输延迟和阻抗匹配：由印制线条的相移常数计算时钟脉冲受到的延迟，当 延迟达到一定数值时，就要进行阻抗匹配以免发生终端反射使时钟信号抖动或发生过冲。阻抗匹配方法有串联电

9、阻、并联电阻、戴维南网络、RC网络。二极管阵等方式。（3） 印制线条上接入较多容性负载的影响：接在印制线条上的容性负载对线条的 彼阻抗有较大的影响。特别是对总线结构的电路，容性负载的影响往往是要考虑的关键因素。 根据上述讨论可以得出结论，时钟电路的电磁兼容设计所要考虑的频带宽主要取决于时钟信号的边沿时间（包括上升沿和下降沿）。一个具有2ns上升沿的时钟信号辐射能量的带宽可达160MHz，其可能辐射带宽可达十倍频，即能达到16GHz。因此，设计好时钟电路是保证达到整机辐射指标的关键。在进行时钟电路电磁兼容设计时，必须把印制线条作为传输线处理。表达传输线可以采用三种方式：（1） 用传输波阻抗和传输

10、时延两个参数描述传输线。（2） 用传输波阻抗和（与波长有关的）规一化长度描述传输线。（3） 用单位长度的电感、电容和印制线的物理长度来描述传输线。 在印制板设计中经常采用第一种方式描述由印制线条构成的传输线。此时，传输时延的大小诀定了印制线条是否需要采取阻抗控制的措施。当线条上有很多电容性负载时，线条的传输时延将会增大，与原来的传输时延有如下的关系，td为不考虑容性负载时的线条传输时延，C0为不考虑容性负载时的线条分布电容。还有许多其他时钟电路设计问题，如时钟区与其他功能区的隔离、同层板中时钟线条屏蔽等问题。1、 微带线的情形图6是一根微带线的结构图，它的传输参数可以用下面的公式求出。图6微带

11、线的结构其中tr是时钟信号的边沿时间fsignificant=10fmaxZ0线条特性阻抗、w线条宽度、T线条厚度、h线条到参考平面的距离、B介质厚度2、 微带波导的情形图7是一根微带波导的结构图，它的传输参数可以用下面的公式求出图7微带波导的结构图实际进行设计时，可以按下述步骤进行，（1） 根据原理图画出布线草图（2） 把所使用的元器件按实际尺寸摆放，并画出元件摆放图（3） 计算每一条时钟线的阻抗。延迟时间、容性负载等参数（4） 针对阻抗失配和延迟失配的情况设计匹配电路（5） 设计时钟供应布线转接电路四 时钟电路电磁兼容设计技巧1、 首先举例说明时钟电路电磁兼容设计的计算方法 设有时钟信号的

12、上升时间为2ns，时钟线条为微带彼导长10英寸，线条宽度为0.006英寸，H0.020英寸，T=0.0014英寸，r=4.6，沿线接有5个逻辑器件，每个逻辑器件的输入电容为14pf。（A）计算印制线条参数（B）容性负载及影响由传输波阻抗和传输时延两个参数计算印制线条的单位长的分布电容，因为，于是，加了容性负载后的延迟时间为（C）传输线效应分析判断是否需要考虑传输线效应要看（4）式是否成立，即是否成立，此处2x0.32x10=6.32>2.0ns，显然要针对阻抗失配和延迟失配的情况设计匹配电路。2、 时钟电路电磁兼容设计技巧（A） 首先要进行恰当的布线，印制板的电磁兼容分析可以基于克希霍夫

13、定律和法拉第电磁感应定律。根据克希霍夫定律，任何时域信号由源到负载的传输都必须构成一个完整的回路，一个频域信号由源到负载的传输都必须有一个最低阻抗的路径。这个原则完全适合高频辐射电流的情况，如果高频辐射电流不是经由设计中的回路到达目的负载就一定是通过某个客观存在的电回路到达的，这一非正常回路中的一些器件就会遭受电磁干扰。根据法拉第电磁感应定律，任何磁通变化都会在闭合回路中产生感生电动势，任何交变电流都会在空间产生电磁场。布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用。（B） 其次，时钟电路和高频电路是主要的干扰和辐射源一定要单独安排、远离敏感电路。（C） 选择恰当的器件是设计成功的重要因素，特别在选择逻辑器件时，尽量选上升时间 比五纳秒长的器件，决不要选比电路要求时序快的逻辑器件。（D） 设计印制板时经常要在电路上加电容器来满足数字电路工作时要求的电源平稳和洁净度。平滑或容纳电容是用来解决开关器件工作时电源电压会发生突降的问题。采用一个大容量的电容器与一个小容量的电容器并联的方法可以有效地改善自谐振频率特性。当大容量的电容器达到谐振点时，大电容的阻抗开始随频率增加而变大；小容量的电容器尚未达到谐振点仍然随频率增加而变小并将对旁路电流起主导作用。（E） 层间跳线应当