第2章8086微处理器结构

1、2.5 8086CPU和寄存器组2.6 存储器物理地址的形成开开 始始返回目录返回目录2.1.1 2.1.1 从从8080/80858080/8085到到808680862.1.2 从8086到80882.1.3 80286、80386及80486微处理器返回本章首页返回本章首页80868086是是1616微处理器，内部及对外有微处理器，内部及对外有1616位位数据通路，数据通路，8080/80858080/8085只有只有8 8位。位。80868086寻址空间寻址空间1MB1MB，8080/80858080/8085为为64KB64KB。80868086有一个初级流水线结构，内部操作有一个初

2、级流水线结构，内部操作与对外操作具有并行性，与对外操作具有并行性，8080/80858080/8085没有没有这个特性。这个特性。返回本节返回本节80888088内部结构与内部结构与80868086相同，是相同，是1616位微处理器，位微处理器，对外数据总线是对外数据总线是8 8位的。位的。80888088与已有的与已有的8 8位外围芯片容易配合使用。位外围芯片容易配合使用。80888088价格低，适合当时的微计算机使用。价格低，适合当时的微计算机使用。IBMIBM公司选择公司选择80888088作为处理器设计个人计算作为处理器设计个人计算机，大获成功，机，大获成功，IntelIntel微处理

3、器成为主流产品。微处理器成为主流产品。返回本节返回本节8028680286：1616位结构，位结构，16MB16MB寻址空间，支持保护寻址空间，支持保护方式，可执行多任务，速度比方式，可执行多任务，速度比80868086快。快。8038680386：3232位结构，位结构，4GB4GB寻址空间，支持保护寻址空间，支持保护方式，可执行多任务，性能大大优于方式，可执行多任务，性能大大优于1616位结构。位结构。8048680486： 3232位结构，比位结构，比8038680386有很大改进，有很大改进，片内片内FPU,FPU,片内片内CacheCache，速度比，速度比8038680386快很多

4、。快很多。返回本节返回本节2.2.1 8086微处理器的结构2.2.2 BIU与EU的重叠操作返回本章首页返回本章首页 8086微处理器逻辑结构如图，分微处理器逻辑结构如图，分EU与与BIU两部分：两部分： 执行部件（执行部件（EU):EU):由由ALUALU、通用寄存器组、状态寄存器及、通用寄存器组、状态寄存器及操作控制器电路组成。操作控制器电路组成。 总线接口部件总线接口部件(BIU):(BIU):由专用寄存器、指令队列缓冲器、由专用寄存器、指令队列缓冲器、地址加法器等功能部件组成。形成对外总线，与存储地址加法器等功能部件组成。形成对外总线，与存储器、器、I/OI/O接口电路进行数据传输。

5、接口电路进行数据传输。 EUEU与与BIUBIU的流水线操作：的流水线操作：EUEU与与BIUBIU可独立工作，可独立工作，BIUBIU在保在保证证EUEU与片外传送操作数前提下，可进行指令预取，与与片外传送操作数前提下，可进行指令预取，与EUEU可重叠操作。可重叠操作。AHAHALALBHBHBLBLCHCHCLCLDHDHDLDLSPSPBPBPDIDISISI(Stack pointer)(Stack pointer)(Base pointer)(Base pointer)(Destination Index)(Destination Index)(Source Index)(Sourc

6、e Index)AXAXBXBXCXCXDXDX通通用用寄寄存存器器1616暂存寄存器暂存寄存器ALUALU标 志标 志E EU U控控制制系系统统指指令令寄寄存存器器执行单元执行单元( EU )( EU )ALU总线ALU总线Q总线Q总线8 80 08 8线线6 6总总1616CSCSDSDSSSSSESESIPIP(Code Segment)(Code Segment)(Data Segment)(Data Segment)(Stack Segment)(Stack Segment)(Extra Segment)(Extra Segment)(Instruction(Instruction

7、 Pointer) Pointer)内部通信寄存器内部通信寄存器总总线线控控制制逻逻辑辑8 81 12 23 34 45 56 6总线接口单元总线接口单元(BIU)(BIU)返回本节返回本节8080/80858080/8085受结构限制，取指令和执行指令串行进行，受结构限制，取指令和执行指令串行进行，操作无重叠（无并行性）。操作无重叠（无并行性）。80868086由由EUEU与与BIUBIU两个独立的功能部件组成，它们的操两个独立的功能部件组成，它们的操作有并行性。作有并行性。EUEU与与BIUBIU的流水线操作：的流水线操作：EUEU与与BIUBIU可独立工作，可独立工作，BIUBIU在在保

8、证保证EUEU与片外传送操作数前提下，可进行指令预取，与片外传送操作数前提下，可进行指令预取，与与EUEU可重叠操作。可重叠操作。80868086指令队列出现指令队列出现2 2个空字节，且个空字节，且EUEU未占总线，未占总线，BIUBIU自动取指令填充队列。自动取指令填充队列。取指令取指令1执行指令执行指令1取指令取指令2执行指令执行指令2取指令取指令1执行指令执行指令1取指令取指令2执行指令执行指令2取指令取指令3执行指令执行指令3t0t1t2t3t4t非流水线操作非流水线操作 8085流水线操作流水线操作 8086在在t0t0t4t4时间间隔中，时间间隔中，80858085执行了执行了2

9、 2条指令。条指令。在在t0t0t4t4时间间隔中，理想情况下时间间隔中，理想情况下 ，80868086可执行可执行3 3条指令。条指令。8080-8085MP8080-8085MPCPUCPUBUSBUS8086 MP8086 MPEUEUBIUBIUBUSBUSEXECUTEEXECUTEFETCHFETCHEXECUTEEXECUTEREADREADEXECUTEEXECUTEWRITEWRITEFETCHFETCHBUSYBUSYBUSYBUSYBUSYBUSYBUSUBUSUEXECUTEEXECUTEBUSYBUSYBUSYBUSYBUSYBUSYFETCHFETCHBUSYBUS

10、YFETCHFETCHBUSYBUSYI1I1I1I1I2I2I2I2I3I3I3I3I3I3EXECUTEEXECUTEI1I1EXECUTEEXECUTEEXECUTEEXECUTEI3I3I2I2FETCHFETCHI2I2FETCHFETCHI3I3WRITEWRITEI1I1I4I4READREADI3I3I5I5BUSYBUSY8086 内部操作的并行性8086 内部操作的并行性返回本节返回本节返回本章首页返回本章首页 8086/8088微处理器采用微处理器采用40条引线双列直插条引线双列直插(DIP)封装。封装。 8086/8088微处理器引线是对外前端总线及专用微处理器引线是对

11、外前端总线及专用信号引线。信号引线。 8086/8088微处理器引线，在逻辑上可分为微处理器引线，在逻辑上可分为3类：类：地址总线信号、数据总线信号、控制总线信号。地址总线信号、数据总线信号、控制总线信号。还有一些专用信号：电源、地、时钟。还有一些专用信号：电源、地、时钟。 8086/8088采用引线分时复用技术，一条引线不采用引线分时复用技术，一条引线不同时间代表不同信号同时间代表不同信号,解决引线不够问题。解决引线不够问题。1 12 23 34 45 56 67 78 89 9101011111212131314141515161617171818191920202121222223232

12、42425252626272728282929303031313232333334343535363737383839394040GNDGNDAD14AD14AD13AD13AD12AD12AD11AD11AD10AD10AD9AD9AD8AD8AD7AD7AD6AD6AD5AD5AD4AD4AD3AD3AD2AD2AD1AD1AD0AD0NMINMIINTRINTRCLKCLKGNDGNDAddr./DataAddr./DataControlControlintelintel80868086CPUCPUVccVccAD15AD15A16/S3A16/S3A17/S4A17/S4A18/S5A

13、18/S5A19/S6A19/S6BHE/S7BHE/S7MN/MXMN/MXRDRDHOLDHOLD(RQ/GTO)(RQ/GTO)HLDAHLDA(RQ/GT1)(RQ/GT1)WRWR(LOCK)(LOCK)M /IOM /IO (S2)(S2)DT/RDT/R(S1)(S1)DENDEN(Sn)(Sn)ALEALE(QS0)(QS0)INTAINTA(QS1)(QS1)TESTTESTREADYREADYRESETRESETAddr./DataAddr./DataAddr./controlAddr./controlcontrolcontrol8086引线说明8086引线说明1 12 2

14、3 34 45 56 67 78 89 910101111121213131414151516161717181819192020212122222323242425252626272728282929303031313232333334343535363737383839394040GNDGNDA14A14A13A13A12A12A11A11A10A10A9A9A8A8AD7AD7AD6AD6AD5AD5AD4AD4AD3AD3AD2AD2AD1AD1AD0AD0NMINMIINTRINTRCLKCLKGNDGNDAddr./DataAddr./Data80888088intelintel8

15、0888088CPUCPUVccVccA15A15A16/S3A16/S3A17/S4A17/S4A18/S5A18/S5A19/S6A19/S6SS0SS0MN/MXMN/MXRDRDHOLDHOLD (RQ/GTO) (RQ/GTO)HLDAHLDA(RQ/GT1)(RQ/GT1)WRWRM/IOM/IODT/RDT/R(S1)(S1)DENDEN(Sn)(Sn)ALEALE(QS0)(QS0)INTAINTA(QS1)(QS1)TESTTESTREADYREADYRESETRESETAddr./DataAddr./DataAddr./controlAddr./control8088引线说

16、明8088引线说明LOCKLOCKM/IOM/IOControlControl返回本节返回本节 LSB MSB LSB MSBMSBMSBLSBLSBD15D15D15D15D15D15D0D0D0D0D0D0D0D02N+12N+12N+12N+12N+12N+12N+12N+12N+32N+32N+22N+22N2N2N2N2N2N2N2N(a)(a)(b)(b)(c)(c)(d)(d)字节操作(LSB)字节操作(LSB)字节操作(MSB)字节操作(MSB)字在偶地址字在偶地址的字操作的字操作字在奇地址字在奇地址的字操作的字操作(两个总线周期)(两个总线周期)返回本章首页返回本章首页ADD

17、RESS BUSADDRESS BUSA1-A19A1-A19B1 B0D15D15D0D0MSBMSBLSBLSBREGREGALIGNMENTLatching REGD15D15D0D0D7D7D8D88086CPU8086CPUB1B1(A0)(A0)(BHE)(BHE)ODDODDCSCSFFFFFHFFFFFHN+1N+1512K-BYTE512K-BYTE00003H00003H00001H00001HB0B0CSCSFFFFEHFFFFEHN N512K-BYTE512K-BYTE00002H00002H0000000000D7D7D0D0(N=EVEN)(N=EVEN)DATA

18、 BUS D0-D7DATA BUS D0-D7DATA BUS D8-D15DATA BUS D8-D158 88 88 8D7D7D0D0(8086 CPU 访问存储器特性)(8086 CPU 访问存储器特性)8 88 88 88 8返回本节返回本节l2.5.1 Intel8086CPU内部结构l2.5.2 8086寄存器组l2.5.3 标志寄存器返回本章首页返回本章首页图图1.2 8086CPU内部结构内部结构返回本节返回本节图图1.3 8086CPU寄存器分组寄存器分组l（1）数据寄存器l数据寄存器共有4个16位的寄存器AX、BX、CX、DX，用来保存操作数或运算结果等信息，这4个16

19、位的寄存器还可以分为高8位AH、BH、CH、DH和低8位AL、BL、CL、DL来独立使用。也就是说，既可以将每个数据寄存器作为一个16位的寄存器进行操作，也可以当作2个8位的寄存器使用。 lAX寄存器称为累加器。使用频度最高，用于算术、逻辑运算以及与外设传送信息等。lBX寄存器称为基址寄存器。常用于存放存储器地址。lCX寄存器称为计数器。一般作为循环或串操作等指令中的隐含计数器。lDX寄存器称为数据寄存器。常用来存放双字数据的高16位，或存放外设端口地址。l变址和指针寄存器包括SI、DI、SP、BP个16位寄存器，主要用于存放某个存储单元的偏移地址。这4个16位的寄存器只能按16位进行存取操作

20、。lSI是源变址寄存器，DI是目的变址寄存器，在字符串操作中，SI和DI都具有自动增量或减量的功能。lSP为堆栈指针寄存器，用于存放当前堆栈段中栈顶的偏移地址；BP为基址指针寄存器，用于存放堆栈段中某一存储单元的偏移地址。 （2）变址和指针寄存器）变址和指针寄存器所有的通用寄存器，包括16位和8位的，都可作累加器使用。l8086CPU的个16位的段寄存器分别称为代码段寄存器CS，数据段寄存器DS，堆栈段寄存器SS，附加数据段寄存器ES。段寄存器用来确定该段在内存中的起始地址。l代码段用来存放程序的指令序列。CS存放代码段的段首址，指令指针寄存器IP指示代码段中指令的偏移地址。l8086CPU中

21、的指令指针IP，它总是保存下一次将要从主存中取出指令的偏移地址，偏移地址的值为该指令到所在段段首址的字节距离。在目标程序运行时，IP的内容由微处理器硬件自动设置，程序不能直接访问IP，但一些指令却可改变IP的值，如转移指令、子程序调用指令等。返回本节返回本节l8086CPU中有一个很重要的16位标志寄存器，它包含9个标志位，主要用于保存一条指令执行后，CPU所处状态信息及运算结果的特征。 l1条件标志 l2状态控制标志 1条件标志条件标志 （1）进位标志）进位标志CF：当指令执行结果最高位向前有一个进位或借位时，：当指令执行结果最高位向前有一个进位或借位时，使使CF=1（CY），否则为），否则

22、为0（NC）；在字节操作时，最高位为）；在字节操作时，最高位为D7，在字，在字操作时，最高位为操作时，最高位为D15。（2）零标志）零标志ZF：当执行结果为：当执行结果为0时，时，ZF=1（ZR），否则为），否则为0（NZ）。）。（3）符号标志）符号标志SF：SF取值与指令执行结果的最高位相同，即结果的最取值与指令执行结果的最高位相同，即结果的最高位（字节操作时为高位（字节操作时为D7，字操作时为，字操作时为D15）为）为1时，时，SF=1（NG），否则），否则为为0（PL）。）。（4）溢出标志）溢出标志 OF ：有符号数运算时，当结果超过有符号数所能表示：有符号数运算时，当结果超过有符号数所

23、能表示的范围时将产生溢出，的范围时将产生溢出，OF=1（OV），否则为），否则为0（NV）。）。 （5）奇偶标志）奇偶标志 PF ：当指令执行结果使：当指令执行结果使1的个数为偶数时，的个数为偶数时，PF=1（PE），），否则为否则为0（PO）。）。（6）辅助进位标志）辅助进位标志AF：当指令执行的结果，若低半字节向高半字节：当指令执行的结果，若低半字节向高半字节（D3向向D4）有进位或借位时，）有进位或借位时，AF=1（AC），否则为），否则为0（NA）。）。2状态控制标志状态控制标志 （1）方向标志DF：在串操作指令中，串操作可自动增址或减址，变化方向由DF标志决定。当DF=1时自动减址，

24、DF=0时自动增址。（2）中断允许标志IF：该标志对外部可屏蔽中断进行管理。当IF=1时，允许CPU接受外部可屏蔽中断请求；当IF=0时，禁止CPU接受可屏蔽中断请求。 该标志对非屏蔽中断请求和内部中断均不起作用。（3）追踪标志TF：陷阱标志，又称单步标志。当TF=1时，置为单步工作方式，此时CPU每执行完一条指令后，会自动产生一个内部中断，由该中断处理程序对执行指令后的情况进行检测；当TF=0时，CPU正常执行程序。返回本节返回本节l2.6.1 存储器l2.6.2 存储器单元的地址和内容l2.6.3 物理地址的形成返回本章首页返回本章首页l存储器是计算机的记忆部件，用来存放程序和数据。按所在

25、的位置，存储器可以分成主存储器和辅助存储器。l主存储器存放当前正在执行的程序和使用的数据，CPU可以直接存取，它由半导体存储器芯片构成，其成本高，容量小，但速度快。l辅助存储器可用来长期保存大量程序和数据,CPU需要通过I/O接口访问，它由磁盘或光盘构成，其成本低，容量大，但速度较慢。 返回本节返回本节l存储单元地址 ：8086系统中，为了标识和存取每一个存储单元，给每个存储单元规定一个编号，这就是存储单元地址。 l存储单元的内容 ：一个存储单元中存放的信息称为该存储单元的内容。 l图1.4表明了存储器中部分存储单元存放信息情况。从图1.4可看到,地址为34560H的字节的存储单元中的内容是34H，而地址为34561H的字节存储单元中的内容是12H。 由于8086/8088CPU内字长16位，因此除了可以访问内存字节单元外还能访问16位的内存单元（即字单元）。在PC机中，将存储器中任何两个相邻的字节定义为一个字单元，它可以存放一个16位的字信息，其中高8位存入字单元的高地址字节，低8位存入字单元的低地址字节，构成字单元的两个字节的地址中较小者作为该字单元的地址（字单元的地址采用两个字节单元中的低地址表示）。 地址为偶数的字称为规则字（即偶地址字），地址为奇数的字称为非规则字（即奇地址字）。在机