电子技术综合实验箱使用说明书

1、电子技术综合实验箱使用说明书 . . 1一、系统简介 . . 1二、配置. 1三、软、硬件安装 . . 2四、系统功能介绍 . . 3五、MCU 单片机小系统详述 . . 13六、ISE9.1简明教程 . . 26七、电子技术综合实验箱实验项目简介 . . 37实验一、流水灯控制实验 . . 37实验二、数码管显示实验 . . 39实验三、液晶显示实验 . . 40实验四、串行A/D实验 . . 41实验五、串行D/A实验 . . 42实验五、232通讯实验 . . 43实验六、鼠标键盘驱动及VGA 显示实验 . 45实验七：简易电子琴实验 . . 49实验八：音乐回放实验 . . 50实验九

2、：等精度频率计实验 . . 50实验十：扩展部分实验（只提供方案） . . 52实验1、数字存储示波器 . . 52实验2、频谱分析仪 . . 54一、ISE9.1i 安装步骤 . . 58电子技术综合实验箱使用说明书一、系统简介电子技术综合实验箱是由长沙鑫三知电子有限公司开发的以单片机与FPGA 为核心的综合实验系统。主要适用于各高校参加全国大学电子竞赛的赛前辅导，以及本科生的单片机与FPGA 的入门级教学，同时该实验系统也可作为研究生、中小企业的电子工程师等使用者的开发平台和辅助培训工具。开发工程师可使用VHDL 语言、Verilog 语言、原理图或方程式，结合Xilinx 集成开发环境开

3、发FPGA 的应用，使用C 语言或汇编语言开发单片机应用程序。二、配置2.1 基本配置 1. 5V 、3.3V 、1.8V 板上电源 2. 40万门Spartan XC3S400 FPGA 3. 支持JTAG 、Slave Serial、Select MAP等多种加载模式 4. 支持FPGA EEPROM配置，EEPROM 芯片为XCF02S 5. 内置50MHZ 晶振，满足高速设计要求 6. 以STC89c58RD+为核心的单片机最小系统 7. 高速AD/DA模块 8. 支持标准RS232串行接口 9. PS2键盘接口、PS2鼠标接口，支持3D 、4D 滚轮鼠标 10. VGA 监视器接口，

4、支持800×600、1600×1200或自定义分辨率 11. 12864点阵LCD 显示（可选）2.2 可选配置 12. 大容量高速SRAM 模块，容量128KB 13. 直接数字合成DDS 模块 14. 语音处理模块三、软、硬件安装3.1 开发套件内容 电子技术综合实验箱； FPGA 下载线； 串口电缆； 用户手册(含原理图和元器件清单 ； CD-ROM （含ISE7.1、ModelSim6.0、Keilc51、ISPlay v1.5开发软件数据手册）；3.2 电子技术综合实验箱各模块基本配置： 底板： +12V、-12V 、5V 、-5V 、3.3V 、1.8V 电源

5、VGA 显示接口 PS2鼠标、键盘接口 RS232串行通信接口 音频输入/输出接口 LCD 接口 2个独立按键 8个发光二极管 电源指示灯 各模块插座 FPGA 模块： Spartan XC3S400 40万门FPGA XCF02S （2Mbit ）Configuration PROM 内置3.3V 、2.5V 、1.8V 、1.2V 电源 内置Jtag 下载电路 电源指示 内/外部电源切换开关 MCU 模块： 51系列核心单片机，与多款型号兼容 地址、数据、中断等多种扩展接口 内置ISP 下载电路 8个7段数码管 128*64点阵液晶 4行4列按键 32K 静态SRAM TLC549 AD芯

6、片 TLV5618 DA芯片 11.059MHz 晶振；3.3 硬件安装 图 3.1 硬件安装示意图硬件的安装过程非常简单，如图3.1所示，将各模块插到对应的位置。在系统未上电时连接FPGA 模块、MCU 模块的下载电缆。在调试FPGA 时将配件中的FPGA 下载电缆一头接入计算机的并口，另一头接入FPGA 模块的JTAG 下载接口。在调试单片机时将配件中的串口线一头接入计算机的串口，另一头接入MCU 模块的串口。至此，硬件安装完毕，下面就可以下载配置进行调试了。3.4软件安装本系统所使用的软件均可以从网上获得，安装过程详见其使用说明。四、系统功能介绍电子技术综合实验箱采用了模块化的设计方法，

7、将各功能设计成独立的模块可以充分 利用FPGA 和MCU 的资源，利用各模块的不同组合可以轻松实现多种实验项目。能充分满足教学、学习、竞赛与研究的需要。4.1 电源实验箱采用直流+12V、-12V 、5V 电源供电，由电压转换芯片LD1084-3.3、LD1084-1.8提供系统所需的3.3V 和1.8V 电压。电路图如图4.1： 图 4.14.2 PS/2键盘及鼠标接口实验箱上提供两个PS/2接口，可同时接入键盘和鼠标。PS/2接口引脚定义如图4.2所示，其中数据信号线和时钟信号线与FPGA 芯片相连。可用FPGA 实现对键盘和鼠标的驱动。 图 4.24.3 RS-232串行通信实验箱上有一

8、个标准的9针RS-232接口，只使用了其中的“引脚2RxD ”和“引脚 3TxD 两根信号线，与RS-232双线通信协议兼容。由于RS-232接口采用+3V+15V表示逻辑“0”，-3V -15V 表示逻辑“1”，因此实验箱上应用MAX202电平转换电路将其转 换为数字逻辑电平。具体线路连接如图4.3所示，其中MAX202的11脚和12脚接FPGA 。 图 4.34.4 VGA 接口实验箱上提供一个VGA 接口，可以使用其驱动CRT 或液晶显示器。通过对硬件进行编 程，输出标准的VGA 信号（红、绿、兰三色信号和行、帧同步信号）至显示器，驱动其显 示图像信号。VGA 接口只需使用其中的5个引脚

9、，其中行、帧同步信号直接由FGPA 输出； 红、绿、兰三色信号使用FPGA 上8个引脚输出8位数据，其中红色2位、绿色和蓝色各3 位，经由电阻网络D/A变换后输出值接显示器，具有256种颜色。、 图 4.4有关显示接口信号的硬件编程，请参阅电视机显示原理及实验例程。4.5 LCD显示电子技术综合实验箱底板上可以接入一个液晶显示模块，其规格为：128*64的点阵液 晶。模块没有硬件字库，可通过软件编程方式实现英文、汉字和图形的显示。此模块有一 套控制命令，通过写入命令，可以实现对模块打开/关闭显示、功能设置、模式设置、读/ 写等操作，关于此液晶模块使用的详细内容见光盘上LCD 模块的使用说明。硬

10、件连接关系 如图 所示。其中W2用来调节液晶显示的对比度。液晶各信号引脚接于FPGA 引脚上. 图 4.54.6独立式按键电子技术综合实验箱底板右下角有一排2个按钮，其标号为KEY1-KEY2，直接接入FPGA 的I/O引脚。每个按钮均接入上拉电阻，默认状态为“1”，按下状态为“0”。 图 4.64.7音频接口音频接口可实现音频信号的输出。通过计数器对时钟进行不同分频比的分频，产生不同音阶的信号。可通过按键控制音阶，演奏简单的曲子，或者将曲谱存储在SRAM 中，进行自动演奏。J101为音频接口，可以接音箱或耳机。FPGA 送出的音调信号经过放大送到 音频接口，具体电路结构如图10所示。各个音调

11、的频率请参阅表1。4.8 FPGA 模块 4.8.1 扩展接口FPGA 模块板上有一块50MHz 的有源晶体接入GCK0作为FPGA 的工作时钟。FPGA 的I/O引脚通过4个40脚的双排针引出，双排针的各个引脚与FPGA 引脚的对应关系在 FPGA 模块电路板的正面已经详细标出以供参考。同时FPGA 模块与其他模块的连接关系 在单个模块中已经说明。如果想详细了解FPGA 模块的设计结构可以参阅光盘中原理图中的fpga.pdf 。4.8.2加载模式FPGA 模块通过下载电缆与计算机进行连接，下载配置FPGA 和PROM 。配置方式有两种，可使用串行主模式或JTAG 方式，加载方式的选择可通过一

12、个4位的拨码开关来实现。在串行主模式时，系统在上电时自动将PROM 中的内容加载到FPGA 中，如果加载成功在拨码开关旁的加载指示灯会快速熄灭，此种模式一般是在工程调试通过以后为了使FPGA 小系统能够脱机工作才使用。在JTAG 模式下FPGA 和PROM 的加载是通过计算机来完成的，此种模式一般是在工程调试过程中反复验证设计时采用。在调试过程中一般只加载FPGA 进行调试就够了，考虑到PROM 的使用寿命有限，最好在设计通过后再加载PROM 。 拨码开关配置表表4.8.1 4.9 MCU 模块在此仅就MCU 模块与电子技术综合实验箱底板的连接关系及其信号定义进行简单介 绍，单MCU 模块的详

13、细介绍将在第七部分进行。MCU 主要通过两排扩展接口通过底板与 其他模块建立连接关系。如图4.9.1 图4.9.1410 AD/DA模块电子技术综合实验箱加入了高速的模数与数模转换模块，模块上包含一路模数转换器和一路数模转换转换器，精度均为12位，模数转换速度为25MSPS ，数模转换速度为100MSPS ，非常适合于各种高速数据的采集。 各接口的位置图如图4.10.1： 图 4.10.1如图4.10.1所示：J15为模块的5V 供电选择开关，当开关置于“MB ”时，模块由实验箱的底板供电，当置于“O ”时，模块由外部电源经过外部5V 输入端子供电。J16为模块的3.3V 供电选择开关，当开关

14、置于“MB ”时，模块由实验箱的底板供电，当置于“O ”时，模块由外部电源经过外部3.3V 输入端子供电。J13为模块的-5V 供电选择开关，当开关置于“MB ”时，模块由实验箱的底板供电，当置于“O ”时，模块由外部电源经过外部5V 输入端子供电。J17为AD 芯片的时钟的测试端子，J6为电位抬升电位器，因为AD9225的输入信号最大范围为0到4V ，而实际的输入信号可能是正负的，所以要将输入信号的电位抬升以满足AD 的需要。SMA 座P1是未经前级处理的信号输入端，该信号经过由NE5532组成的两级有源低通滤波器和电位抬升电路进入由AD8055组成的电压跟随器最后送入AD9225，这里有源

15、低通滤波器的理论截止频率为1M ，因此输入信号必须小于1M 。J2_1为P1信号的测试端子。SMA 座J8_1的输入信号直接进入ad8055组成的电压跟随器，这样方便用户自行设计AD 的前级输入电路。J9为j8_1信号的测试端子。J14为电压跟随器AD8055的输出及AD9225的输入。SMA 座J29为DA 芯片AD9752的外部参考电压输入座，为DA 芯片提供稳定的参考电压。JP5为DA 芯片参考电压选择开关，当JP5置于“1.2V ”时，DA 芯片内部的参考电压产生电路为DA 提供稳定的参考电压，当JP5置于“O ”时，DA 芯片的参考电压由j29提供。 模块上的AD 芯片的输入量程可以

16、通过单刀双掷开关JP3选择，当JP3置于“2V ”时，AD 输入量程为0到4V ，当JP3置于“1V ”时，AD 输入量程为0到2V 。AD9225和AD9752的电路结构图分别由由图4.10.2和图4.10.3所示： 图4.10.2 图4.10.3 图4.10.4411 RAM_ROM模块RAM_ROM模块中包含一片64K*16的SRAM IDT71V016，可以通过在FPGA 内部生成 SRAM 控制器来实现对SRAM 的读写，模块中还包含一片符合I2C 通信标准的EEPROM 24C16，可以通过在FPGA 内部实现I2C 总线协议控制器完成对EEPROM 的读写。电路及接口结构如图19

17、和图20所示： 图 4.11 图 4.124.13 DDS模块DDS 模块使用了一块标准DDS 集成芯片AD9852AST ，模块上提供了一片500MHz 的有源时钟晶体，AD9852 的使用方法请参阅AD9852.pdf 。AD9852 是AD 公司生产的输出频率可达DC2120MHz 的直接数字式频率综合器(DDS单片集成电路。能产生高稳定的频率、相位、幅度可编程控制的信号。该DDS 性能优越、功耗小、价格低。最高系统时钟300MHz, 参考时钟可单端输入也可差分输入。内有可编程参考时钟倍频器、反辛格函数滤波器、数字乘法器、两个12 位数模变换器、高速模拟比较器和接口逻辑电路。48 位频率

18、控制字, 频率分辨率可达到1. 066LHz; 参考时钟可倍频4 20 倍, 可省去用户产生300MHz 时钟; 3p s 的超高速比较器, 可把输出变成方波。其电源电路图如4.13： 图4.13接口电路部分如图4.14： 图4.14AD9852主电路部分如图4.15： 图4.15各接插件作用如图4.16：五、MCU 单片机小系统详述5.1、系统简介该小系统以51系列单片机为核心，外围扩展了7段码显示器、液晶显示器、按键、RAM, 等外设，功能齐全, 可用串口和ISP 两种模式进行程序下载，可以免去使用器与仿真器的麻烦。5.2、功能特点 5V 电源模块； 51系列核心单片机，与多款型号兼容；

19、地址、数据、中断等多种扩展接口； ISP 功能，可免除使用编程器； 8个7段数码管； 128*64点阵液晶； 4行4列按键； 32K 静态RAM ； 11.0592MHz 晶振；5.3、软、硬件安装5.3.1硬件安装如图5.1图5.1 5.3.2 Keilc51软件的安装及使用简介 keilc51编译器的安装与使用keilc51的安装与普通软件的安装基本一样，安装方法请参阅软件安装说明。keilc51的使用方法如下： 运行keilc51进入编辑界面 如图5.2 图5.2 首先进行输出文件设置，进入菜单project/options for target选择OUTPUT 选项卡，勾 选Creat

20、 HEX File项，如图5.3所示： 图 5.3 进入菜单project/new project建立一个新工程 如图5.4所示 图5.4 选择你要保存的路径, 输入工程文件的名字 如图 5.5所示 图 5.5 根据小系统上使用的单片机选择相应的型号如图 5.6所示 图5.6 单击“Target 1”前面的“”号，然后在“Source Group 1”上单击右键，弹出如图5.6所示界面加入源文件。如还没有源文件请先进入菜单File/New生成一个*.C格式的文件。 图5.6 程序编写完成后进入菜单Project/Build target编译工程，如图 5.7所示，生成的*.HEX文件即可作为下

21、载程序使用。 图 5.75.3.3 STC-ISP V35 的使用介绍1、 运行STC-ISP V35 按图5.8 首先选择单片机，在MCU Type 中选择系统板上对应的单片机型号, 串口，波特率。 图 5.82、按下, 如图5.9进行选择要下载的代码文件 3、按下 后 ，给实验箱上电 4、出现 如图5.10所示界面，程序下载完成。 图5.9 图5.105.4系统硬件及功能介绍5.4.1系统总体结构框图5.11 图 5.115.4.1 八个发光二极管本系统中，八个发光二极管分配的地址为 0XA400H ,并且是低电平点亮 。 连接如图 5.12所示 。21 图 5.125.4.2 128*6

22、4液晶液晶模块采用的是SMG12864C ，共128列64行可显示8*8字符128个、16*16汉字 32个。连接如图5.13所示 具体操作请参阅SMG12864C.PDF 。图 5.13 其中为CS3分配的地址为0xA200，为CS4分配的地址为0xA300。5.4.3 8位7段码数码管7段码数码管为连四位共阳极显示器，分为左右各四位。本系统中采用硬件实现地址译 码，每一位数码管均分配一个独立地址，操作控制简单。原理图如图5.14所示 ，地址分配如下：LED1:0xA000、LED2:0xA001、LED3:0xA002、LED4:0xA003、LED5:0xA004LED6: 0xA005

23、、LED7: 0xA006、LED8:0xA007 22图 5.144.4.4 4*4 键盘本小系统中44阵列键盘采用查询方式读取按键值，分配的物理地址为CS2:0XA100。 在读取按键时需要通过P13和P14区分按键响应所在行，通过软件判断按键响应所在列。原理图如图5.15 所示 23图 5.154.4.5存储器小系统中配备了32K 静态RAM 器件为HM62256，物理地址从0000H 到7FFFH 。原理图 如图 5.16图5.164.4.6扩展接口小系统共有三排扩展接口如电路图5.16所示。其中包括数据线D0D7、地址线A0A15、ALE 、WR 、RD 、P10、P11、P12、P

24、15、外部中断INT0-INT1、外部事件计数器T0-T1、232串行通信接口RXD 、TXD （此处信号为TTL 电平，如果需要与外界232设备通信需要制作电平转换电路。切忌将未接电平转换电路直接将外部信号接入小系统，这 样会将单片机烧毁）、外部地址扩展片选信号CS6CS7（物理地址分别为A800H 、C800H ）。 24图 5.177.5小系统译码电路结构最小系统上的全部硬件除EEPROM 以外均是采用总线方式进行扩展的，每一个硬件均 占用特定的物理地址。为了减少芯片的使用数量和降低PCB 板布线的复杂度，本系统使用 小规模可编程逻辑器件GAL 代替74系列芯片实现译码电路。具体硬件MC

25、U.pdf 中U21, 逻辑表达式如下：LED_CS=(A=0XA0 &(!WR KEY_CS=!(A=0XA1&(!RD; LED_E=(A>=0XA2&(&( LED_CS=(A=0xA0&(!WR; KEY_CS=!(A=0xA1&(!R DLCD_E=(A0xA2&(A0xA3&(!(WR&RD; LCD_L_CS=(A=0xA2; LCD_R_CS=(A=0xA3;OUT1_CS=(A=0xA4&(!(WR&R D;OUT2_CS=(A0xA8&(A0xC7&(!(WR&am

26、p;R D; OUT3_CS=(A0xC8&(A0xFF&(!(WR&R D; 其中：A 为高8位地址A8.15； WR 与RD为读写控制信号；LED_CS为数码管显示器片选信号，高电平有效，物理地址范围为0xA0000xA0FF ， 因为小系统上只有八个数码管显示器，实际只用到0xA0000xA007八个地址； KEY_CS为键盘片选信号，低电平有效，物理地址范围为0xA1000xA1FF ，实际地 址仅用到了0xA100；LCD_L_CS为液晶左半部分片选信号，高电平有效，物理地址范围为0xA2000xA2FF ， 实际地址仅用到了0xA200；LCD_R_CS为液

27、晶右半部分片选信号，高电平有效，物理地址范围为0xA3000xA3FF ， 实际地址仅用到了0xA300；LCD_E为液晶使能信号，高电平有效，物理地址范围为0xA2000xA3FF ，实际地址 仅用到了0xA200和0xA300两个地址；OUT1_CS、OUT2_CS、OUT3_CS为外部扩展片选信号，在小系统外部以总线的方式 扩展其他硬件设备时可以利用其作为片选信号，高电平有效，地址范围分别为250xA4000xA4FF 、0xA8000xC7FF 、0xC8000xFFFF 。用户可以根据自己的需要修改三者的逻辑表达式，只要保证不与LED_CS、KEY_CS、LCD_L_CS、LCD_R

28、_CS、LCD_E 和片外RAM 地址冲突即可。5.6 MCU 小系统测试说明本单片机最小系统的测试共包括七个部分分别为：串口线、单片机、数码管、按键、 液晶、RAM 、AD 、晶振。5.6.1串口线用串口线将MCU 小系统与计算机相连，启动STC-ISP V35 编程软件，接通实验箱电源将CD-ROM->DEMO->sys->sys.hex下载到小系统上的单片机中，如能正常下载说明串口线是好的，如不能正常下载可能出现的原因为串口线坏或单片机坏。可先更换一条好的串口线在进行一次下载，如问题同样存在说明单片机是坏的，请更换单片机。如可以下载说明串口线有问题.5.6.2 单片机如

29、果可以进行程序下载，并且在下载完程序后在未按任何按键以前数码管显示全部为0 或液晶有相应内容显示，说明单片机没有问题。如果可以下载但数码管和液晶都无显示请 用示波器测试单片机的第30脚如果没有任何信号产生，说明单片机已坏，请更换单片机。5.6.3数码管数码管一般不易损坏，如果在下载完程序后发现全部或个别不能显示可能是板上U11、 U12、U13中的某个芯片出了故障，请更换芯片。5.6.4按键在下载完程序后分别按下第一行第一列到第八列数码管会分别显示0到7，按下第二行 第一到第四列数码管分别显示8、9、A 、B 等数字，按下第四行第一列按键时液晶屏被全 部清空，按下第四行第二列按键时液晶屏被全部

30、填充为黑，按下第四行第三列按键时检测 AD ，AD 采集的电压值在数码管上显示，按下第四行最后一列按键时检测RAM ，RAM 损毁单元数量使用数码管后五位显示。如果在按下第一行(第二行 按键时某一个按键无反应，请按与其在同一列的第三行(第四行 按键如果有反应说明第一行(第二行 的按键有问题请进行更换，如果第一行(第二行 与第三行(第四行 的情况相反说明第三行的按键有问题请进行更换，如果同一列的两个按键均无反应请更换U13。 5.6.5 液晶在下载完程序后在未按任何按键以前液晶有相应内容显示说明液晶没有问题，如无显 示请调节板上电位器W1将其对比度调节到合适数值，因为液晶对比度会随着外界温度变

31、化。按下第四行第一列按键时液晶屏被全部清空，按下第四行第二列按键时液晶屏被全部 填充为黑。 5.6.6 RAM按下第二行最后一列按键时检测RAM ，损毁单元数量使用数码管后五位显示，并再第六位显示E, 表示现在检测的是RAM 损毁数数量。如果数码管显示为0则RAM 的全部单元都是好的，如果有数值则代表损坏单元数量，RAM 仍然可以使用，但是一定要注意在编写用户程序使用外部数据存储器时，一定要先编写一段测试程序保证开辟的存储空间内无损坏单元。5.6.7 AD按图 5.18 接短接帽(图标 代表短接帽连接的位置, 调节电位器W2 , 数码管显示AD 所测的电压。如果没有显示，则检查AD/DA选择跳

32、针是否连接到了AD 选择端。有问题请将JP3选择5.0V 。问题存在请换 TLC549 图 5.18六、ISE9.1简明教程本教程以跑马灯实验为例简要介绍ISE9.1的使用方法。本实验利用 FPGA产生变化的8位数据传给单片机，单片机将接收到的数据直接显示在发光二极管上来演示跑马灯的变化。系统设计时，控制发光二极管的引脚与其他引脚复用，具体电路如图5.12所示，应注意对应引脚输出为0时，发光二极管才被点亮。实验步骤1. 单击“开始->程序->Xilinx ISE9.1i->Project Navigator”，进入ISE 软件。2. 选择File->New Projec

33、t，出现如图 6.1 所示的窗口。我们先选择工程存放的路径，然后 输入工程名称。系统自动为每一个工程设定一个目录，目录名为工程名。再选择顶层模块 类型为HDL 。 图6.13. 单击“下一步”，出现如图6.2所示的窗口，在该窗口中来选择设计实现时所用的器件。 在这里的选择与目标板上的FPGA 必须一致，否则生成的下载文件无法配置到FPGA 中。 此处若选择错了，可以在后面随时修改这些设置。其中DeviceFamily 表示目标器件的类型；Device 表示目标器件的具体型号；Package 表示器件的封装；SpeedGrade 表示器件的速 度等级。电子技术综合实验箱所采用的器件为Spanta

34、n3、40万门、封装为PQ208、速度 等级为4的FPGA ，因此选择器件Spartan3，xc3s400，PQ208，-4。 图6.24. 因为这里我们重新编写V erilog 源代码，而不是使用以前设计好的源代码，故再单击“下 一步”，“下一步”，单击“完成”，工程创建完毕。5. 这时的界面如图6.3所示，这里需要关注的是界面左上角出现的小框为源文件的管理窗口，在其下面的窗口为我们选择不同的源文件时其所有可能操作的显示窗口；右半部分窗 口为我们设计输入代码的窗口；下面的窗口为编译等信息的显示窗口。我们可以在输入不 同文件后选中不同的文件，看看进程窗口中的变化。这样，新建了一个工程，下一步就

35、要 在工程中输入一些设计文件来实现我们的设计。 图6.36. 选择Project->New Source；（或在Sources in Project窗口中单击鼠标右键选择“New Source ”）出现如图6.4所示的窗口；选择Verilog Module（Verilog 模块）作为新建源文 件的类型；在文件名中键入“LED_pmd”。 图6.47. 单击“下一步”；“下一步”；单击“完成”，完成这个新源程序的创建。新源程序文 件LED_pmd.v将会显示在HDL 编辑窗口中，如图6.5所示。 图6.56. 输入源文件内容如下：module LED_pmd (clk,ledkey_d;i

36、nput clk;output 7:0 ledkey_d;reg 7:0 ledkey_d;reg 28:0 count;wire 2:0 fclk;wire 2:0 mode;reg 7:0 led0, led1, led2, led3, led4, led5, led6, led7;assign fclk2:0 = count25:23;assign mode2:0 = count28:26;always (posedge clkbegincount = count + 1;endalways (fclk /mode0begincase(fclk3'b000: led0 = 8&#

37、39;b11111110;3'b001: led0 = 8'b11111101;3'b010: led0 = 8'b11111011;3'b011: led0 = 8'b11110111; 3'b100: led0 = 8'b11101111; 3'b101: led0 = 8'b11011111; 3'b110: led0 = 8'b10111111; 3'b111: led0 = 8'b01111111; endcaseendalways (fclk /mode1 beginca

38、se(fclk3'b000: led1 = 8'b01111111; 3'b001: led1 = 8'b10111111; 3'b010: led1 = 8'b11011111; 3'b011: led1 = 8'b11101111; 3'b100: led1 = 8'b11110111; 3'b101: led1 = 8'b11111011; 3'b110: led1 = 8'b11111101; 3'b111: led1 = 8'b11111110; endca

39、seendalways (fclk /mode2 begincase(fclk3'b000: led2 = 8'b01111110; 3'b001: led2 = 8'b10111101; 3'b010: led2 = 8'b11011011; 3'b011: led2 = 8'b11100111; 3'b100: led2 = 8'b11100111; 3'b101: led2 = 8'b11011011; 3'b110: led2 = 8'b10111101; 3'b11

40、1: led2 = 8'b01111110; endcaseendalways (fclk /mode3 begincase(fclk3'b000: led3 = 8'b11111110; 3'b001: led3 = 8'b11111100; 3'b010: led3 = 8'b11111000; 3'b011: led3 = 8'b11110000; 3'b100: led3 = 8'b11100000;3'b101: led3 = 8'b11000000;3'b110: led

41、3 = 8'b10000000;3'b111: led3 = 8'b00000000;endcaseendalways (fclk /mode4begincase(fclk3'b000: led4 = 8'b01111111;3'b001: led4 = 8'b00111111;3'b010: led4 = 8'b00011111;3'b011: led4 = 8'b00001111;3'b100: led4 = 8'b00000111;3'b101: led4 = 8'b0

42、0000011;3'b110: led4 = 8'b00000001;3'b111: led4 = 8'b00000000;endcaseendalways (fclk /mode5begincase(fclk3'b000: led5 = 8'b00000000;3'b001: led5 = 8'b11111111;3'b010: led5 = 8'b00000000;3'b011: led5 = 8'b11111111;3'b100: led5 = 8'b00000000;3

43、9;b101: led5 = 8'b11111111;3'b110: led5 = 8'b00000000;3'b111: led5 = 8'b11111111;endcaseendalways (fclk /mode6begincase(fclk3'b000: led6 = 8'b01010101;3'b001: led6 = 8'b10101010;3'b010: led6 = 8'b01010101;3'b011: led6 = 8'b10101010;3'b100: led6

44、 = 8'b01010101;3'b101: led6 = 8'b10101010;3'b110: led6 = 8'b01010101;3'b111: led6 = 8'b10101010;endcaseendalways (fclk /mode7begincase(fclk3'b000: led7 = 8'b11111100;3'b001: led7 = 8'b11111001;3'b010: led7 = 8'b11110011;3'b011: led7 = 8'b11

45、100111;3'b100: led7 = 8'b11001111;3'b101: led7 = 8'b10011111;3'b110: led7 = 8'b00111111;3'b111: led7 = 8'b01111110;endcaseendalways (modebegincase(mode3'b000: ledkey_d = led0;3'b001: ledkey_d = led1;3'b010: ledkey_d = led2;3'b011: ledkey_d = led3;3'

46、;b100: ledkey_d = led4;3'b101: ledkey_d = led5;3'b110: ledkey_d = led6;3'b111: ledkey_d = led7;endcaseendendmodule9. 点击保存所有文件，下面开始编译一下看有没有错误，我们在Sources in Project:窗口中 选中LED_pmd(LED_pmd.v，在Processes for Source:“LED_pmd”窗口中双击Synthesize XST ，如果编译没有问题，我们继续往下进行设计。10. 为设计添加约束文件，约束文件的作用是把设计中的外部

47、端口与目标板上具体的芯片 引脚对应起来，我们点击Project->New Source，会出现一个新建源文件的窗口，我们选 择新建文件类型为Implementation Constraints File，文件名为LED_pmd_ucf，在Add to Project 前打勾，表示将该文件添加到工程中，点击下一步，选中与“LED_pmd”关联，直接点击 下一步，这时候出现刚刚新建的文件的一些信息，我们点击完成。11. 在Sources in Project:窗口中选中LED_pmd_ucf.ucf，在Processes for Source:“LED_pmd_ucf.ucf”窗口中点击Us

48、er Constraints前面的加号以展开它，再双击下面的Edit Constraints （Text ）, 这时候会出现以文本方式来编译约束文件的窗口，我们在其中输入如 下内容：NET "clk" LOC = "p76" ;NET "ledkey_d<0>" LOC = "p101" ;NET "ledkey_d<1>" LOC = "p107" ;NET "ledkey_d<2>" LOC = "p109

49、" ;NET "ledkey_d<3>" LOC = "p113" ;NET "ledkey_d<4>" LOC = "p115" ;NET "ledkey_d<5>" LOC = "p117" ;NET "ledkey_d<6>" LOC = "p120" ;NET "ledkey_d<7>" LOC = "p123" ;12

50、. 点击保存所有文件，下面就开始具体的实现了，我们在Sources in Project:窗口中选中 LED_pmd(LED_pmd.v，在Processes for Source:“LED_pmd”窗口中双击Generate Programming File生成下载到FPGA 中的led_pmd.bit文件。13. 在Processes for Source:“LED_pmd”窗口中点击Generate Programming File前的加号展 开它, 然后双击Generate PROM,ACE,or JTAG File 在出现的对话框如图6.6中选择prepare a PROM File

51、再点击next 生成下载到PROM 中的mcs 文件 图6.614. 点击下一步图6.7中的PROM File Name：处输入要生成的mcs 文件的名字LED_pmd_mcs。 图6.715. 点击下一步在出现的图6.8所示对话框中选择芯片型号，本实验板上所使用的PROM 芯 片型号为XCF02S ，点击Add 后再点击下一步（NEXT ），在弹出的对话框中选择完成（Finish ）、Add File 。选择在步骤12中生成的led_pmd.bit后点击下一步。在出现Would you like add another design file to Data Stream:0?对话框中选择“

52、否”，这时窗口中出现2个器件，在空白处右键，选择Generate File，软件将出现蓝色的字样，如图6.9 图6.8 图6.916. 下面将设计文件下载到FPGA 或PROM 中，我们使用并口线或下载电缆将目标板与电脑 并口相连，接上评估板的电源，在图6.9窗口中双击Boundary Scan, 然后在右边的空白处右键，选择Initialize Chain这时候如果正常将出现边界扫描模式总结信息的对话框，提示找到了两个器件。15. 这时候出现为目标器件选择下载文件的对话框，我们首先为PROM 配置，出现第一个对话框如图6.10时双击led_pmd.bit，以其作为XC3S400的下载文件。出现第二个对话框如图6.11所示，双击LED_pmd.mcs以其作为XCF02S 的下载文件。 图6.10 图6.1116. 接下来会有警告信息提示开始时钟已经更改为Jtag 时钟，我们直接点击确定就行了。17. 下