电路习题69727

1、 中规模逻辑电路 1、 试用 CT74LS138和与非门实现逻辑函数Si和Ci+1的运算。 （见第七章课件12页）2、 分析图示电路的功能，其中集成电路为8-3线优先编码器CT74LS148。（见第七章课件19页）3、分析图示电路的功能，其中集成电路为双四选一数据选择器CT74LS153 。（见第七章课件26页） 4、利用CT74161设计M=12 计数器。（见第七章课件37页）5、请分析图示电路的功能，并阐述其工作原理。（见第七章课件63页）6、分析图示电路的功能。（见第七章课件79-92页）7、分析图示电路的功能。（见第七章课件79-92页）其中Ui波形如图。8、分析图示电路的功能。（见第

2、七章课件79-92页）集成触发器练习题及答案4.1 画出图P4.1所示由与非门组成的基本RS触发器输出端、的电压波形，输入端、的电压波形如图中所示。 图P4.1 4.2 画出图P4.2由或非门组成的基本R-S触发器输出端Q、的电压波形，输出入端SD，RD的电压波形如图中所示。 图P4.24.3 试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。图P4.34.4 图P4.4所示为一个防抖动输出的开关电路。当拨动开关S时，由于开关触点接触瞬间发生振颤，和的电压波形如图中所示，试画出Q、端对应的电压波形。图P4.4解 4.5 在图P4.5电路中，若CP、S、R的电压波形如图中所示，试画出

3、Q和端与之对应的电压波形。假定触发器的初始状态为Q=0。图P4.5 4.7 若主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、端对应的电压波形。设触发器的初始状态为Q=0。图P4.7图A4.84.9 已知主从结构JK触发器输入端J、K和CP的电压波形如图P4.9所示，试画出Q、端对应的电压波形。设触发器的初始状态为Q = 0。图P4.9 4.11 己知维持阻塞结构D触发器输入端的电压波形如图P4.11所示，试画出Q、端对应的电压波形。图P4.11解 见图A4.11图A4.114.15 在图P4.15所示主从结构JK触发器电路中，己知CP和输入信号T的电压波形如图所示，试画出触

4、发器输出端Q和的电压波形，设触发器的起始状态为Q=0。图P4.15解 见图A4.15图A4.154.16 在图P4.16电路中，已知输入信号的电压波形如图所示，试画出与之对应的输出电压的波形。触发器为维持阻塞结构，初始状态为Q=0。（提示：应考虑触发器和异或门的传输延迟时间。）图P4.16解 见图A4.16图A4.164.17 在图P4.17的主从JK触发电路中，CP和A的电压波形如图中所示，试画出Q端对应的电压波形。设触发器的初始状态为Q = 0。图P4.17解 见图A4.17图A4.174.19 图P4.19所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在一系列CP脉冲作用下输出端

5、Y对应的电压波形。设触发器的初始状态均为Q = 0。图P4.19解 见图A4.19图A4.194.20 试画出图P4.20电路输出Y、Z的电压波形，输入信号A和时钟CP的电压波形如图中所示，设触发器的初始状态均为Q = 0。 图P4.20解 ； 波形见图A4.20。图A4.204.21 试画出图P4.21电路输出端Q2的电压波形。输入信号A和CP的电压波形与上题相同，假定触发器为主从结构，初始状态均为Q = 0。图P4.21解 ； 波形见图A4.21。图 A4.214.22 试画出图P4.22电路在一系列CP信号作用下Q1、Q2、Q3端输出电压的波形，触发器为边沿触发结构，初始状态为Q = 0

6、。图P4.22解 波形见图A4.22。 图A4.224.23 试画出图P4.23电路在图中所示CP、信号作用下Q1、Q2、Q3的输出电压波形，并说明Q1、Q2、Q3输出信号的频率与CP信号频率之间的关系。图P4.23解波形见图A4.23。 图A4.23若CP的频率为，则Q1、Q2、Q3的频率分别为、。 集成逻辑门3.1 如图,已知Vcc为5V电源,VD1和VD2为硅二极管，导通电压为0.7V，A、B输入，F输出，请分析图示电路的逻辑功能（采用正逻辑体系）。3.2如图,已知,VD1和VD2为硅二极管，导通电压为0.7V，A、B输入，F输出，请分析图示电路的逻辑功能（采用正逻辑体系）。3.3 如图

7、,已知Vcc为5V电源,T1 、T2、T3、T4和T5为硅管，A、B、C为输入，F输出，请分析图示电路的逻辑功能（采用正逻辑体系）。（重点）3.4 如图,已知Vcc为5V电源,VT1 、VT2、 VT3、VT4、非门和二极管为硅材料管，A、B、/EN为输入，F输出。试分析（1）该电路是什么类型的逻辑门（2）/EN在图示电路中的作用（3）在/EN有效的情况下，A、B为输入，F输出，电路的逻辑功能（采用正逻辑体系）。（重点）时序逻辑电路练习题及答案5.1 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。图P5.1解驱动方程：， 状

8、态方程：；， ；， ；输出方程： 由状态方程可得状态转换表，如表5.1所示；由状态转换表可得状态转换图，如图A5.1所示。电路可以自启动。表5.1 00000101001100100100011010001001011101110001011101010011 图A5.1电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。5.2 试分析图P5.2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入逻辑变量。 图P5.2解驱动方程：， 状态方程：， 000001010011100111110101010100110001111100010000输出方

9、程： 表5.2由状态方程可得状态转换表，如表5.2所示；由状态转换表可得状态转换图，如图A5.2所示。电路的逻辑功能是：判断A是否连续输入四个和四个以上“1”信号，是则Y=1，否则Y=0。图A5.25.3 试分析图P5.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。图P5.3解 ，； ，； ·； +； Y = 电路的状态转换图如图A5.3所示，电路能够自启动。图A5.35.4 分析图P5.4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A为输入变量。图P5.4解，代入到特性方程，得：；，代入到特

10、性方程，得：； 由状态方程可得其状态转换表，如表5.4所示，状态转换图如图A5.4所示。表5.4000001010011100111110101011100110000110101010000其功能为：当A=0时，电路作2位二进制加计数；当A=1时，电路作2位二进制减计数。5.12 图P5.12电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。解 A=1时为十二进制计数器，A=0时为十进制计数器。5.13 设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数输入端和进位输出端。解 见图A5.13。逻辑代数基础练习题及答案1.1

11、 将下列二进制数转为等值的十六进制数的等值的十进制数。（1）(10010111)2 ；（2）(1101101)2 ；（3）(0.01011111)2 ；（4）(11.001)2 。解（1）(10010111)2 = (97)16 = (151)10， （2）(11011101)2 = (6D)16 = (109)10（3）(0.01011111)2 = (0.5F)16 = (0.37109375)10，（4）(11.001)2 = (3.2)16 = (3.125)101.2 将下列十六进制数化为等值的二进制数和等值的十进制数。（1）(8C)16 ；（2）(3D.BE)16；（3）(8F.F

12、F)16 ；（4）(10.00)16解（1）(8C)16 = (10001100)2 = (140)10（2）(3D·BE)16 = (111101.1011111)2 = (61.7421875)10（3）(8F·FF)16 = (10001111.11111111)2 = (143.99609375)10（4）(10.00)16 = (10000.00000000)2 = (16.00000000)101.3 将下列十进制数转换成等效的二进制数和等效的十进制数。要求二进制数保留小数点以后4位有效数字。（1）(17)10 ；（2）(127 )10 ；（3）(0.39)10

13、 ;（4）(25.7)10解 （1）(17)10 =(10001)2 =(11)16 ； （2）(127)10 = (1111111)2 = (7F)16（3）(0.39)10 = (0.0110)2 = (0.6)16； （4）(25.7)10 = (11001.1011)2 = (19.B)161.4 写出下列二进制数的原码和补码。（1）(+1011)2 ；（2）(+00110)2 ；（3）(-1101)2 ；（4）(-00101)2 。解（1）(+1011)2的原码和补码都是01011（最高位的0是符号位）。（2）(+00110)2的原码和补码都是000110（最高位的0是符号位）。（3

14、）(-1101)2的原码是11101（最高位的1是符号位），补码是10011。（4）(-00101)2的原码是100101（最高位的1是符号位），补码是111011。1.5试总结并说出（1）从真值表写逻辑函数式的方法；（2）从函数式列真值表的方法；（3）从逻辑图写逻辑函数式的方法；（4）从逻辑函数式画逻辑图的方法。解（1）首先找出真值表中所有使函数值等于1的那些输入变量组合。然后写出每一组变量组合对应的一个乘积项，取值为1的在乘积项中写为原变量，取值为0的在乘积项中写为反变量。最后，将这些乘积项相加，就得到所求的逻辑函数式。（2）将输入变量取值的所有状态组合逐一代入逻辑函数式，求出相应的函数值

15、。然后把输入变量取值与函数值对应地列成表，就得到了函数的真值表。（3）将逻辑图中每个逻辑图形符号所代表逻辑运算式按信号传输方向逐级写出，即可得到所求的逻辑函数式。（4）用逻辑图形符号代替函数式中的所有逻辑运算符号，就可得到由逻辑图形符号连接成的逻辑图了。1.6 已知逻辑函数的真值表如表P1.6（a）、（b）,试写出对应的逻辑函数式。表P1.6（a） 表P1.6（b）A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101000M N P OZ0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1

16、 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10001001100011111解 表P1.6（a）对应的逻辑函数式为 表P1.6（b）对应的逻辑函数式为1.7 试用列真值表的方法证明下列异或运算公式。（1） （2） （3） （4）解 (1) 证明 (2) 证明 （3） 证明 （4）证明A011011A1011110A0010001AA0101001.8 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式（1） （2）（3） （4）（5）（6）（7）（8）（9）（10）解(1) (2) (3) (4) (5) (6)

17、 (7) (8) (9) (10) 1.9 写出图P1.9中各逻辑图的逻辑函数式，并化简为最简与或式。解（a）（b）（C）（d）1.10 求下列函数的反函数并化为最简与或形式。（1）（2）（3）（4）（5）（6）解（1）（2）（3）（4）（5）（6）先将Y化简为，故1.11 将下列各函数式化为最小项之和的形式。（1）（2） （3）（4） （5）解（1）（2）（3）（4）（5）1.12 将下列各式化为最大项之积的形式。（1）（2）（3）（4）（5）解（1）（2）（3）（4）（5）1.13 用卡诺图化简法将下列函数化为最简与或形式。（1）（2）（3）（4）（5）（6）（7）（8）（9）解 （1）

18、（2） （3）（4） （5）Y=B+C+D （6）（7）Y=C （8） （9）1.14 化简下列逻辑函数（方法不限）（1）（2）（3）（4）（5）解 （1）（2）（3）（4），用卡诺图化简后得到（5）用卡诺图化简。填写卡诺图时在大反号下各乘积项对应的位置上填0，其余位置填1。卡诺图中以双线为轴左右对称位置上的最小项也是相邻的。化简后得1.15 证明下列逻辑恒等式（方法不限）（1）（2）（3）（4）（5）解（1）左式（2）左式（3）左式（4）用卡诺图证明。画出表示左式的卡诺图。将图中的0合并后求反，应与右式相等。将0合并后求反得到故等式成立。（5）用卡诺图证明。画出左式的卡诺图，化简后得到左式1.16 试画出用与非门和反相器实现下列函数的逻辑图。（1）（2）（3）（4）解（1）（2）（3）（4）1.17 试画出用或非门反相器实现下列函数的逻辑图。（1）（2）（3）（4）解（1）（2）（3）（4）1.18 什么叫约束项，什么叫任意项，什么叫逻辑函数式中的无关项？解 1.19 对于互相排斥的一组变量A、B、C、D、E（即任何情况下A、B、C、D、E不可能有两个或两个以上同时为1），试证明：解 根据题意可知，均为约束项，而约束项的值恒为0，故同理，由题意可知 也都是约束项，故得到余类推。1.20 将下列函数化为最简与或函数式。（1）给定约束条件为（2）