数字时钟电子技术课课程设计

1、哈尔滨工业大学电子技术 课课程设计 设计题目姓 名 学 号 专 业 学 院二O一三年六月数字时钟摘要：本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果，同时在电子实验室自主设计实验进行了验证。通过仿真和在实验室动手实验，证明了设计电路符合设计要求。关键词: 振荡器、计数器、译码显示器、Multisim一系统概述数字电子钟是由多块数字集成电路构成的，其

2、中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。数字时钟基本原理的逻辑框图如下所示：分的校准。数字时钟基本原理的逻辑框图如下所示：译码器译码器译码器时计数器分计数器秒计数器校时电路振荡器分频器系统方框 图1由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累

3、计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。二单元电路设计与分析由图1的系统图知其由振荡器、分频器、计数器、译码器、显示器、校正电路组成。2.1 振荡器秒发生电路-振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。在本设计中，采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。其具体电路如下图2所示；vc图2本设计中，

4、由电路图和f的公式可以算出，微调R3=60k左右，其输出的频率为f=1000Hz。2.2 分频器本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。图3其电路图如下图3所示:从图3可以看出，由振荡器的1000Hz高频信号从U1的14端输入，经过3片74LS90的三级1/10分频，就能从U3的11端输出得到标准的秒脉冲信号。2.3 计数器由图1的方框图可以清楚的看到，显示“时”、“分”、“秒”需要6片中规模计数器；其中“秒”、“分”各为60进制计数，“时”为24进制计数。在本设计中均

5、用74LS90来实现：2.3.1 六十进制计数器“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图4所示，是采用两片中规模集成电路74LS90串接起来构成的“秒”，“分”计数器。图4由图4可知，U1是十进制计数器，U1的QD作为十进制的进位信号，74LS90N计数器是十进制异步计数器，用反馈清零法来实现十进制计数，U2和与非门组成六进制计数。74LS90N是在CP信号的下降沿触发下进行计数，U2的QA和QC相与0101的下降沿，作为“分（时）”计数器的输入信号。U2的输出0110高电平1分别送到计数器的R01、R02端清零，74LS90N内部的

6、R01、R02与非后清零而使计数器归零，完成六进制计数。由此可见，U1和U2串接实现了六十进制计数。 二十进制计数器“时”计数为24进制的，在本设计中24进制的计数电路也是由两个74LS90组成的二十四进制计数电路，如图5所示。图5由图5看出，当“时”个位U4计数器输入端A（14脚）来到第10触发信号时，U4计数器清零，进位端QD向U3“时”十位计数器输入进位信号，当第24个“时”（来自“分”计数器输出的进位信号脉冲到达时U3计数器的状态位“0100”，U4计数器的状态为“0010”，此时“时”个位计数器的QC,和“时”十位计数器的QB输出都为“1”，相与后为“1”。把它们分别送入U3和U4计

7、数器的清零端R01和R02，通过74LS90N内部的与非后清零，计数器复零，从而完成二十四进制计数。2.4 显示器用七段发光二极管来显示译码器输出的数字，显示器有两种：共阴极和共阳极显示器。74LS48译码器译码的是高电平，所以对应的显示器应为共阴极显示器。在本设计中用的是解码七段排列显示器，即包含译码器的七段显示器。其图形管脚如下图7所示：图6U2是一个解码七段排列显示器，由1、2、3、4脚输入二进制数，就可显示数字；而U3是个译码器，和未解码的七段显示管U1也可以构成显示器，连接如上面所示。2.5 校时电路当刚接通电源或计时出现误时，都需要对时间进行校正。校正电路如下图8所示：图7三电路的

8、总体设计与调试由第二章介绍的电路各个部分的子电路构成的各个部分的功能，再由第一章的数字时钟的系统原理框图，可以清楚的知道了总体的电路情况。下面图8就时本设计的总体电路：由图8可以看出和清楚的整个数字时钟的总体工作原理和整个工作过程：由555和RC构成的振荡器产生的1000Hz的高频信号经过由3片74LS90构成的1/1000分频的分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入24进制的“时”计时。在电路中，还有由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，得到正确的时间。图2-图7各个部分功能的电路和图8的

9、总体数字时钟的电路均在电子电路计算机仿真软件Multisim中进行调试和仿真得到的。(详细图见最后)图8四实验记录4.1 振荡器产生1000HZ的频率4.2 进行分频在分频的过程中由于实验室电路板的一些原因，分频的结果并不是很好，在老师的建议下，用multisim进行了仿真。4.2.1 555振荡器产生的脉冲4.2.2 经过分频器产生的脉冲4.3 实验中出现的问题及解决对策1.实验中经过1/1000分频器输出结果与预期结果不是很符合，可能是由于电路板的一些原因，在老师的建议下，将原电路图进行multisim仿真，得到的结果和预期较符合，为1HZ。2.在连接完电路时，接通电源，发现显示器出现混乱的数字，而不是预期的0-9，经过排查，发现由于电路用的导线较多，而且空间较狭小，有些导线松动，导致上述原因出现。五 设计总结通过本次设计，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和