先进芯片封装技术

1、 毕业设计（论文）专 业 班 次 姓 名 指导老师 成都工业学院 二零零九年六月 先进芯片封装技术 摘要:集成电路封装的目的在于保护芯片不收或少受外界的影响，并为之提供一个发挥集成电路芯片功能的良好工作环境，以使之稳定可靠、正常的完成电路完成电路功能。但是集成电路芯片封装只能限制而不能提高芯片的功能。这里就封装技术BGA，倒装芯片技术，晶圆级芯片技术，MCM封装与三维封装技术的产业背景，技术特点，和未来发展做点肤浅的讨论。对封装技术有更深层的认识。关键词：集成电路、BGA、晶圆级芯片尺寸封装、MCM、三维封装。Abstract：IC package is intended to protect

2、 the chips do not accept or less affected by outside influence, and to provide a functional integrated circuit chip to play a good working environment, to make it stable and reliable, the normal function of the completion of the circuit to complete the circuit. However, IC chip package can not be re

3、stricted only to improve the function of the chip. Here on the packaging technology BGA, CSP, flip-chip technology, WLP technology, MCM packaging and three-dimensional packaging technology industry background and technical characteristics, and future development of superficial discussion points. Pac

4、kaging technology for deeper understanding.Key words：IC, BGA, CSP, chip, WLP, MCM, three-dimensional package. 目录第一章 绪论51.1芯片生产工艺技术的发展51.2 发展方向10第二章 几种先进得封装技术122.1 BGA技术122.2国内外CPU发展趋势152.3 MCM封装技术222.4 3D封装技术24第三章 倒装芯片技术及应用273.1倒装芯片技术273.2倒装芯片应用313.3 EFLUX设备故障分析 447.1总结49致谢50参考文献51前言电子产品及设备的发展趋势可以归纳

5、为多功能化、高速化、大容量化、高密度化、轻量化、小型化，为了达到这些需求，集成电路工艺技术进步的推动下，在封装领域中出现了许多先进封装技术与形式，表现在封装外形的变化是元器件多脚化、薄型化、引脚微细化、引脚形状多样化和凸点连接倒装芯片技术、多芯片三维封装技术等，本文主要讲述BGA、CSP、倒装芯片、WLP、MCM与三维等先进封装技术，这些技术就各个特点和形式的不通运用于多个领域，以及今后封装技术发展方向。一些日本，美国公司已经这些先进成熟的技术运用到了计算机，汽车，通信领域。越来越先进的封装技术将是低成本，更微小型发展。 同时，对经济时代，高效益，高质量，低成本晶圆级封装时商家们最积极投入和开

6、发的技术，哪将创造出非常高的经济效益。CSP封装拥有众多TSOP和BGA封装所无法比拟的优点，它代表了微小型封装技术发展的方向：比如运用于闪存、SRAM和高速DRAM网络、数字信号处理器（DSP）、混合信号和RF领域、专用集成电路（ASIC）、微控制器、电子显示屏等方面将会大有作为。晶圆级封装是尺寸最小的低成本封装，它像其他封装一样，为IC芯片提供电气连接、散热通路、机械支撑和环境保护，并能满足表面贴装的要求。晶圆级封装技术是真正意义上的批量生产芯片技术。三维封装虽然技术还在发展阶段，但是他将会满足我们电子系统复杂性的增加，对VLSI集成电路用的低功率、轻型及小型封装的生产技术提出了越来越高的

7、要求。本文只简单介绍封装技术的基础与发展方向，相信随着科技的发展，封装技术将会越来越成熟，封装精度和质量将会大大提升，他将应用不仅仅只是CPU和芯片。精密封装的产品对某些产品来说可能会提高他的性能。我国的封装技术水平远落后于其他国家。但是随着一批的高技术人才的出现，我们的发展肯定会非常迅速。第一章 绪论1.1芯片生产工艺技术的发展随着IC技术的不断发展，越来越多的高集成电路被生产和制造出来，从此更多高性能，低功耗的芯片成了我们生活中不可缺少的一部分，我们平时用的MP3、手机、个人掌上电脑等等，可以我我们处处都已经离不开这些数字产品了。集成电路芯片封装是指利用膜技术及微细连接技术，将芯片及其它要

8、素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。此概念称为狭义的封装。在更广的意义上讲的“封装”是指封装工程，是将封装体与基板连接固定，装配成完整的系统或电子机械设备，并确保整个系统综合性能的工程。上面两层封装的含义结合起来，构成了广义的封装概念。将基板技术、芯片封装体、分立器件等全部要素，按电子设备整机要求进行连接和装配，实现电子的、物理的功能，使之转变为适用于机械或系统的形式，成为整机装置或设备的工程称为电子封装工程。集成电路中，集成器件数量最多，芯片外形最小，功能最强大的，当数电脑的心脏中央处理器（即是我们常从别人口中听到的CPU）

9、。 CPU为电脑的核心处理单元，电脑中几乎所有的数据都会由CPU来处理和完成，少了它，电脑将无法计算任何东西。因此足见其在电脑器件中的核心地位。自从美国Intel公司1971年设计制造出4位微处a理器芯片以来，在20多年时间内，CPU从Intel4004、80286、80386、80486发展到Pentium和Pentium，数位从4位、8位、16位、32位发展到64位;主频从几兆到今天的3GHz多；从单核心发展成双核心；CPU芯片里集成的晶体管数由2000个跃升到500万个以上;半导体制造技术的规模由SSI、MSI、LSI、VLSI达到 ULSI。封装的输入/输出（I/O）引脚从几十根，逐渐

10、增加到几百根，将来可能达2千根。这一切真是一个翻天覆地的变化。对于CPU，读者应该已经熟悉了吧，286、386、486、Pentium、Pentium 、Celeron、K6、K6-2 相信我们可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路的封装，知道的人未必很多。相对国外而言，我国集成电路发展比较晚有许多技术还不能和国外相比但是国内集成电路在飞快的发展。2000年以来，我国集成电路产业出现了蓬勃生机，进入了高速成长期，呈现出三大特点：一是生产规模不断扩大，2000年到2005年，集成电路产量和销售收入年均增长速度超过30%，是同期全球最高的；二是技术水平提高较快，芯片制造技术从

11、2000年的0.5mm提高到0.13mm，前进了三代；三是国有企业、民营企业、外资企业中的IC企业竞相发展，产业集中度不断提高，呈现了长三角地区、环渤海地区、珠江三角洲地区和西部地区的四大板块格局。在集成电路产业中，封装测试业在国内IC产业中占有重要地位。2005年销售收入达345亿元，占国内IC产业的49%，在西部地区这一比重更高。国内封装测试业快速增长成为新亮点。2003年我国IC封装测试企业实现销售收入246亿元，同比增长23.3%，占整个IC产业链销售收入的70%，已成为IC产业快速发展中的新亮点，是IC市场有力的推动者。产能上迅速提升满足了市场的要求，如长电科技股份、南通富士通、四川

12、安森美、华润安盛、上海金朋、安靠、浙江华越等公司都在产量销售收入利润上获得历史佳绩。2004年整个封装业仍处于一个较快的发展阶段。从调查资料分析，股份制企业、中外合资、外商独资、民营企业如雨后春笋般地涌现。目前我国半导体封装测试企业已超过180家，主要集中在长三角，其次为珠三角、京津环渤海地区。2003年半导体分立器件中国市场已占有全球的1/3，据CCID塞迪顾问报告，虽然中国分立器件市场竞争中仍是以日本企业为代表的国外厂商具有优势，但国内厂商正迎头赶上，其中半导体封装业唯一的上市企业长电科技更成为首次进入市场前十五大供应商的国内企业。2003年国内分立器件市场规模达7.55亿元，同比增长超过

13、70%，成为市场成长最快的企业。另外，如中外合资企业南通富士通公司、无锡华润、安盛公司、天水华天公司、三星电子（苏州）公司、瑞萨苏州公司等都有长足发展。半导体封装测试业仍将是未来三年中在整个半导体产业链中占据主导地位，是外资向中国快速转移最优先考虑的，也是最先与国际先进技术水平接轨，应该说是半导体产业链最具规模最先发展的一个行业。（1）国内半导体产业的主干封装业。2004年4月的报告称，2003年中国国内半导体产值为人民币257.9亿元，而其中封测产值为152.5亿元，占整体半导体产值的59.1%，清楚地说明目前国内半导体产业的主要枝干就是封测产业。不过，因为晶圆制造及IC设计两者产值在近几年

14、急速增加，造成封测产值比重逐渐下降，由2002年的63.3%下滑到2003年的59.1%，2004年还再下滑3.8个百分点，但35年内，封测业应该还可以坐稳第一名的位置。国内封装测试产业可以细分为三阶段。1995年前，国内的封装测试绝大部分是依附本土组件制造商（IDM），如上海先进、贝岭、无锡华晶及首钢NEC等，及部分由合资方式或其他方式合作的外商，如深圳赛意法微电子、现代电子（现已被金朋并购），但投资范围主要以PDIP、PQFP和TSOP为主。但是1995年起，国内出现了第一家专业封装代工厂阿法泰克，紧接着，由于得到国家政策对发展IC产业的支持，英特尔（Intel）、超微（AMD）、三星电子

15、（Samsung）和摩托罗拉等国际大厂整合组件制造商（IDM）扩大投资，纷纷以1亿美元以上的投资规模进驻到中国国内。2000年后，中芯、宏力、和舰及台积电等晶圆代工厂陆续成立，新产能的开出和相续扩产，对于后段封装产能的需求更为迫切，使得专业封测厂为争夺订单，也跟着陆续进驻到晶圆厂周围，如威宇科技、华虹NEC提供BGA/CSP及其他高阶的封装服务、中芯与金朋建立互不排除联盟（Non-Exclusive Alliance）。因为晶圆制造开始往高阶技术推进，对于封测工艺的要求也开始转向高阶产品，这也将会带动中国国内封测产业在质量上进一步向上提升。根据iSuppli的研究，2003年国内IC市场规模约

16、为502亿颗，预估2007年时将会达到1 295亿颗，年增长率为26.73%，至于封装技术，较低阶的DIP将由2003年的65%，下滑到2007年的44%，中高阶的SOP、SOT、PLCC、SOP、YSOP、QFP则由2003年的13%，向上攀升到2007年的27%。（2）国内封装测试厂的4股势力。现阶段国内具有规模的封测厂约有58家，而这些封测厂可以分为4大类，第一类就是国际大厂整合组件制造商的封测厂，第二类是国际大厂整合组件制造商与本土业者合资的封测厂，第三类台资封测厂，最后的第四类就是国内本土的封测厂。关于第一类（国际大厂整合组件制造商）封测厂，目前在国内设封测厂的外资共有15

17、家，分别是英特尔、超微、三星电子、摩托罗拉（Motorola）、飞利浦（Philips）、国家半导体（National Semiconductor）、开益禧半导体（KEC）、东芝半导体（Toshiba）、通用半导体（General Electronic Semiconductor）、安靠（Amkor）、金朋（Chip PAC）、联合科技（UTAC）、三洋半导体（Sanyo Semiconductor）、ASAT、三清半导体，这些厂商主要来自美国、日本以及韩国，建厂目的都是因为外商的系统产品内销国内便可享有内销税的优惠，目前主要集中在上海、苏州等长三角周围城市。第二类封测厂是在国内完全开放前，为

18、了要先行卡位而与中国国内本土厂商合资的封测厂，一共有11家，包括先前所提高的深圳赛意法微电子、阿法泰克（现以改名为上海纪元微科微电子），以及新康电子、日立半导体（Hitachi）、英飞凌（Infineon）、松下半导体（Matsushita）、硅格电子、南通富士通微电子、三菱四通电子、乐山菲尼克斯半导体及宁波铭欣电子，这些业者的资金主要是来自于中国台湾、日本，地点则较为分散，但仍以江苏、深圳等地为主。第三类主要是台资封测厂，台资封测厂商在近三年内陆续加入国内市场，数目约16家，营运模式多属于专门封测厂，几乎台湾的上市封测公司大都已在国内设厂，分别是威宇科技，铜芯科技、宏盛科技、凯虹电子、捷敏电

19、子、日月光半导体、南茂科技、硅晶科技、京元电子、菱生精密、巨丰电子、超丰电子、珠海南科集成电子、硅德电子及长威电子，这些工厂主要集中在上海、苏州一带。营运规模由于受到台湾岛内当局法规限制，相对于台湾母公司的规模还有一段差距。第四类国内本土厂商，虽然数量上高达50多家，但很多都是属于地方国有企业，而这些国有企业业务繁杂，并不只是经营半导体，有些还跨足其他与半导体不相干的产业，业务相对集中在封装测试上的约有12家，包括国内最大封测厂的长电科技、华旭微电子、华润华晶微电子、九星电子、红光电子、厦门华联、华油电子、华越芯装电子、南方电子及天水永红。（3）举足轻重的前10大业者。以营收作为基准，2003

20、年国内前10大半导体封测厂商依序分别为摩托罗拉、三菱四通、南通富士通、江苏长电科技、赛意法微电子、松下半导体、东芝半导体、甘肃永红、上海纪元微科微电子、华润华晶微电子。10大厂商中，有4家是纯封装测试厂，有3家是整合组件制造商，剩下的3家则为合资厂商，以下将概述这些厂商近况。排名第一的摩托罗拉是在1992年独资2.8亿美元在天津西青区建立后段封测厂（BAT-3），占地10万平方米，可以提供的封装方式为QFP、LQFP、MAPBGA、QFN、PDIP、SSOP、BGA、SOIC、TAB及Filp Chip，年封装测试最高可达8亿颗IC芯片，主要封装产品为通信IC芯片、微处理器（MPU）、微控制器

21、（MCU）。第二名的则是位于北京市上地信息产业基地的三菱四通，为日本三菱与四通集团在1996年合资成立，占地14.8万平方米，总投资金额为9 064万美元，可以提供的封装方式为DIP、SOP、QFP、TO-220、MSIC及SCR-LM，年封装测试最高可达2亿颗IC，主要封装产品为内存、电源管理IC、ASIC、微控制器。第三名为南通富士通，位于江苏省南通市，成立于1997年，投资金额为2 800万美元，由南通华达微有限公司和日本富士通各出资60%、40%成立，可以提供的封装方式为QFP、LQFP、SOP、DIP、SIP、SSOP、QFP/LQFP、LLC、MCM、MCP及B

22、CC，年封装测试最高可达15亿颗IC，主要封装产品为DVD Recorder、ASIC、内存等。第四名是江苏江阴长电科技，是国内第一家上市封装厂（2003年5月），成立于1998年，总投资金额为1 500万美元，主要是从事IC与分立组件的封装、测试及销售业务。属于“国家火炬计划重点高新技术企业”、“中国电子百强企业”之一，位于江苏省江阴市，可以提供的封装方式为TO、SOT、SOD、SOP、SSOP、SIP、DIP、SDIP、QFP、PQFP及PLCC，年封装测试最高可达8亿颗IC，主要封装产品为逻辑IC、模拟IC及内存等。第五名是意法半导体（ST Microelectronics）与

23、深圳赛格高技术投资股份有限公司各出资60%、40%成立的深圳赛意法微电子，成立于1997年，位于广东省深圳市，总投资金额为2.2亿美元，可以提供的封装方式为TO220、DPAK、SOIC8、MiniDIP、PDIP、PPAK及BGA，年封装测试最高可达20亿颗IC，主要封装产品为EPROM、消费性IC及通信IC。第六名是成立于1994年的松下半导体，地点位于上海市，总投资进为3 000万美元，为日本松下、松下（中国）及上海仪电控股各出资59%、25%、16%成立，可以提供的封装方式为LQFP、SOIC、TQFP及SDIC，年封装测试最高可达1亿颗IC，主要封装产品为通用家电和汽车电子

24、等微处理器。第七名则是东芝半导体，为无锡华芝与华晶电子集团公司在1994年各出资95%、5%成立，但是，2002年东芝将其收购成为子公司，改名为现在的东芝半导体，可以提供的封装方式为SDIP24/54/64/56、QFP48，主要封装产品为消费性IC。第八名为甘肃永红，2003年改名为天水华天微电子，为甘肃省国有企业，位于甘肃省天水市，可以提供的封装方式为DIP8L42L、SOP8L28L、SIP8L9L、SSOP16L28L、SDIP24L28L、HSOP28L、TSOP44L54L、QFP44L及LQFP64L，年封装测试最高可达10亿颗IC，主要封装产品为消费性IC。第九名是上海纪元微科

25、微电子（原名为阿法泰克），是中国国内第一家合资封测厂，成立于1995年，总投资金额为7 500万美元，是泰国阿法泰克公司、上海仪电控股及美国微芯片公司各出资51%、45%、4%成立，可以提供的封装方式为PDIP/28、SOIC8/18/28、TSOP8、MSOP8、SOT23、TO220、PLC28/44、TSOP6及QFN32，年封装测试最高可达4亿颗IC主要封装产品为消费性IC。第十名是成立于2000年的华润华晶微电子，位于江苏省无锡市，总投资金额为3 700万美元，可以提供的封装方式为SDIP、SKDIP、SIP、ZIP、FSIP、FDIP、QFP、SOP及PLCC，

26、其中双极电路生产线年产25万片，分立器件生产线年产60万片。1.2 发展方向当今全球正迎来以电子计算机为核心的电子信息技术时代，随着它的发展，越来越要求电子产品要具有高性能、多功能、高可靠、小型化、薄型化、便携化以及将大众化普及所要求的低成本等特点。这样必然要求微电子封装要更好、更轻、更薄、封装密度更高，更好的电性能和热性能，更高的可靠性，更高的性能价格比。微电子封装将由封装向少封装和无封装方向发展。芯片直接安装技术，特别是倒装焊技术将逐步成为微电子封装的主流形式。相对国内微电子封装技术快速发展的现状而言，封装材料业的发展显得不相适应。如果说封装业已从芯片生产的附属位置过渡为一个完整的独立产业

27、，那么封装材料业还在封装业的附属位置上徘徊，还不能形成一个完整的独立产业，无法适应当前封装产业发展的需要。虽然国内有基本满足当前封装业的一些材料，如环氧塑料、引线框架、键合金线，但相对技术含量较低、精度较差、质量不稳定，很多生产要素还依赖进口。例如，约占12%15%的环氧树脂需进口，5.7%10%的酚醛靠进口，75%左右的硅微粉虽然可国内配套，但加工的技术落后只能满足DIP产品和TO产品，还不能满足SOP、SOT产品。引线支架几乎100%靠进口IC支架铜带，90%的分立器件铜带靠进口，一旦铜带供应波动将直接影响整个产业链。随着封装技术的进步，产品向小型化、轻薄化、高可靠、高性能、低成本方向发展

28、，其冲压精度一致性、抗氧化性、包装等一系列问题立即成为“瓶颈”而制约封装业的有序发展。随着载带自动焊技术、倒装焊技术、BGA、CSP的封装技术等新技术在国内封装业的引入，新的材料“瓶颈”将进一步扩大。因此，突破“瓶颈”刻不容缓。半导体微电子产业的高速发展，在全球已逐渐形成微电子设计、微电子制造（包括代工）和微电子封装与测试三大产业群。其中微电子封装与测试产业群与前二者相比属于高技术劳动密集型产业，每年需要大批高、中级技术人才。我国微电子封装业在集成电路产业中占有十分重要的地位，在长三角、珠三角、京津和成都地区形成了不同规模的微电子封装与测试产业群，2005年销售收入已达345亿元，占国内集成电

29、路产业的“半壁河山”。过去，整个中国国内半导体产业基础十分薄弱，但是附加价值相对较低的封装测试却是整个半导体产业链最强的一环，占了国内半导体产业产值59%以上，之所以会有这个现象产生，是因为在半导体产业链中，封装测试对资金需求和技术门槛较低，且人力需求比较高，而国内拥有充沛和低廉的劳动资源所致，但这与国际上先进封装测试技术水平仍有相当差距。根据中国半导体产业协会资料显示，现阶段国内从事分立器件及IC封装测试的厂商约有210家，其中从事IC封装厂超过100家，但实际上有一定水准封装测试技术，且年封装量超过1亿颗不到20家，预计未来3年内，若台资企业能够顺利排除法规限制且产能放量，国内将会出现激烈

30、的杀戮淘汰赛或是购并情形。第二章 几种先进的封装技术2.1 BGA技术定义及特点BGA它是在基板的背面按阵列方式制出球形触点作为引脚，在基板正面装配IC芯片（有的BGA的芯片与引脚端在基板的同一面），是多引脚大规模集成电路芯片封装用的一种表面贴装型技术.BGA具有以下特点：（1）提高成品率。采用BGA可将细间距QFP的万分之二、焊点的失效率减小两个数量级，无须对工艺做较大的改动；（2）BGA焊点的中心距一般为1.27mm，可以利用现有的SMT工艺设备，而QFP的引脚中心距如果小到0.3mm时，引脚间距只有0.15mm，则需要很精密的安放设备以及完全不同的焊接工艺，实现起来极为困难；（3）改进了

31、器件引出端数和本体尺寸的比率。例如，边长为31mm的BGA，当间距为1.5mm时有400只引脚，而当间距为1mm时有900只引脚。相比之下，边长为32mm，引脚间距为0.5mm的QFP只有208只引脚；（4）明显改善共面问题，极大地减少了共面损坏；（5）BGA引脚牢固，不像QFP那样存在引脚变形问题；（6）BGA引脚短，使信号路径短，减小了引线电感和电容，增强了节点性能；（7）球形触点阵列有助于散热；（8）BGA适合MCM的封装需要，有利于实现MCM的高密度、高性能。 分类BGA的四种主要形式为：塑料球栅阵列（PBGA）、陶瓷球栅阵列（CBGA）、陶瓷圆柱栅格阵列（CCGA）和载带球栅阵列（T

32、BGA） 1塑料球栅阵列（PBGA）塑料球栅阵列（Plastic Ball Grid Array, PBGA），又常被称为整体模塑阵列载体（Over Molded Plastic Array Carriers, OMPAC），它是最常用的BGA封装形式（如图1.1所示）。 如图1.1BGA封装形式 PBGA封装器件所具有的主要优点是：（1）制造商完全可以利用现有的装配技术和廉价的材料，从而确保整个封装器件具有较低廉的价格。（2）与QFP器件相比较，很少会产生机械损伤现象。（3）装配到PCB上可以具有非常高的质量2陶瓷球栅阵列（CBGA）陶瓷球栅阵列（Ceramic Ball Grid Arra

33、y, CBGA）是将管芯连接到陶瓷多层载体的顶部表面所组成 CBGA所拥有的优点主要有：（1）组件拥有优异的热性能和电性能 （2）与QFP器件相比较，很少会受到机械损坏的影响 （3）当装配到具有大量I/O应用的PCB上时（高于250I/O），可以具有非常高的封装效率。3陶瓷圆柱栅格阵列（CCGA） 陶瓷圆柱栅格阵列（Ceramic Column Grid Array, CCGA）器件也被称为圆柱焊料载体（Solder Column Carriers, SCC） 对于CCGA器件而言，在装配时其优点和缺点非常类似于CBGA器件的优缺点，仅有一个很大的区别，那就是焊料圆柱比焊球更容易受到机械损伤。

34、4载带球栅阵列（TBGA）载带球栅阵列（Tape Ball Grid Array, TBGA），也称为阵列载带自动键合（Array Tape Automated Bonding，ATAB），是一种相对新颖的BGA封装形式。TBGA是由连接至铜/聚酰亚胺柔性的电路，或者是具有两层包含由管芯连接至球栅阵列的铜线。如图1.2所示 ： 图1.2 载带球栅阵列示意图TBGA封装具有下述优点：（1）比绝大多数的BGA封装（特别是具有大量I/O数量的）要轻和小。（2）比QFP器件和绝大多数其他BGA封装的电性能要好。（3）装配到PCB上具有非常高的封装效率。 BGA封装内存BGA封装的I/O端子以圆形或柱状

35、焊点按阵列形式分布在封装下面，BGA技术的优点是I/O引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提高了组装成品率；虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，从而可以改善它的电热性能；厚度和重量都较以前的封装技术有所减少；寄生参数减小，信号传输延迟小，使用频率大大提高；组装可用共面焊接，可靠性高2.2 晶圆级尺寸封装技术 背景： 半导体集成电路技术工艺的发展，是由不断缩减的结构尺寸驱动的。从018 m工艺引入高容积生产，向013 m、011 m、90 nm和60 nm、45 nm发展，结果，芯片尺寸不断增人，I/O数的不断增加，周边焊盘间距减小到70 m及50m。在部分状况下

36、，由于焊盘限制，芯片不能更小化。单芯片封装(SCP)功能之一就是使印刷电路板布线与IC板焊盘问缝隙匹配。全球SCP类型从双列直插式(DIP)封装、塑料方形扁平封装(POFP)、球栅阵列封装(BGA)改变为仪在一定程度上大于芯片本身的芯片尺寸封装(CSP)。对CSP而言，封装面积与芯片面积的比率小于12，采用具有标准芯片封装优点的裸芯片的小尺寸及高性能的益处。因此，获得最高等级的电性能，就是把裸芯片粘贴到印刷电路板(PCB)，称为芯片直接粘贴(DCA)，在CSP之前，已实际采用。任何裸芯片封装的缺乏，限制了大批量牛产中对大多数电子产品实施DCA。由于硅与叠层间高CTE不匹配，没有下填允物，PCB

37、上的FC是不可靠的。对装配线而言，附加工艺步骤与设备是必需的。DCA的丰要问题为：装配、尺寸或脚印的标准化、芯片降低生产试验及返修。对电子元件装配而言，从PCB的电镀通孔(PTH)到表面贴装技术(SMT)的转移是一场革命。另一突破就是引进BGA封装，焊球阵列布局。如今，CSP就是把FC技术工艺与SMT和BGA融合的结果。小同种类的互连工艺(FC、引线键合、TAB)，在不同类型的CSP中得到反应。所有CSP封装技术工艺的主要原理就是增大芯片与板之间的支座高度，降低PCB与有附加插件或引线框架、聚合物层之间的CTE不匹配状况。对倒装片组装而言，晶圆级方法独特的特性就是在封装内部无焊接，直接在晶圆上

38、完成封装，接着通过划片进行分离。晶圆级工艺处理，所有的WL-CSP是真正的芯片尺寸而不是芯片规模。WL-CSP是一种再分布理念，是基于周边到面积阵列焊盘布局重新布线的焊盘图案的薄膜工艺技术。 定义与分类 芯片晶圆级尺寸封装可拆分为晶圆级封装和芯片尺寸级封装芯片尺寸封装：芯片尺寸封装（或芯片规模封装），简称CSP，它的英文全称是Chip Scale Package或Chip Size Package。按照EIA、IPC、GEKEC、MCNC和Sematech共同制定的J-STD-012标准，是指封装外壳的尺寸不超过裸芯片尺寸1.2倍的一种先进封装形式。它主要是由最近几年流行的BGA向小型化、薄型

39、化方向发展而形成的一种封装概念。按照这一定义，CSP并不是新的封装形式，而是其尺寸小型化的要求更为严格而已。它有以下特点：（1）封装尺寸小，可满足高密封装。（2）电学性能优良。 3）测试、筛选、老化容易。 （4）散热性能优良。 （5）内无须填料。 （6）制造工艺、设备的兼容性好。 基本工艺：在该半导体芯片的正面植上一个以上导电球；半导体芯片的正面贴在蓝膜上；第一次切割半导体芯片，使其具有一个宽切口，制成单独的芯片；用注模剂对半导体芯片进行注模，宽切口内留有注模剂；第二次切割半导体芯片，制得一个以上独立芯片封装的器件；对独立封装芯片的器件进行测试打印；按客户要求将器件包装为成品。2.2.3晶圆级

40、封装：晶圆级封装（Wafer Level Package，WLP）以BGA技术为基础，是一种经过改进和提高的CSP。有人又将WLP称为圆片级芯片尺寸封装（WLP-CSP），它不仅充分体现了BGA、CSP的技术优势，而且是封装技术取得革命性突破的标志。晶圆级封装技术采用批量生产工艺制造技术，可以将封装尺寸减小至IC芯片的尺寸，生产成本大幅下降，并且把封装与芯片的制造融为一体，这将彻底改变芯片制造业与芯片封装业分离的局面。它得优点与缺点：芯片晶圆级尺寸封装工艺过程：再分布技术工艺与薄膜多层工艺过程有关。下图示出了WL-CSP再分布和凸点形成技术的简易工艺流程。图1再分布的第一个工艺步骤就是在晶圆上

41、薄膜介质层的淀积，以便增强芯片的钝化作用。无机钝化层中的引线孔，会在重新布线金属化过程中形成短路。在所有的薄膜应用中最好采用聚合物，是由于其非常低的介电常数和最小的损耗角正切值。重新布线金属化下方的聚合物层，也起着凸点形成和装配工艺的应力缓冲层的作用。通常选择的聚合物涂敷，应能提供封装工艺的高性能。 与干蚀刻材料相比，采用光敏聚合物，要求更少的工艺处理步骤，因此节省成本。表1概述了用于薄膜应用的3种不同的光聚合物。BCB(双苯环丁烯)是唯一的融合优越电特性、高温稳定性及适度固化温度的及甚低摄水量的薄膜聚合物。高于270，全固化过程在几分钟内完成，而在大约250时，需要1 h的时间。光BCB(双

42、苯环丁烯)是通过旋转式涂敷进行淀积的。 重新布线金属化的低电阻率通过电镀铜来得到。把薄的Ti：W层(200 nm)和Cu(300 nm)均匀地溅射到整个晶圆片上。Ti：W层起着铝焊盘的扩散阻挡层的作用，在背部溅射淀积前用氩气清洗掉。溅射Cu层用作电镀基体。利用旋转式涂敷应用有效的光刻胶，形成电镀掩膜。在电镀期间，溅射的薄铜层起着电极作用。在光掩膜内部电镀5 um的铜。10m线宽和10m间距的线是在工艺技术规范的范围之内。金属淀积之后，除去光刻胶，并采用湿蚀刻和干蚀刻的融合除去电镀基体。把重新布线金属化用焊料掩模(光BCB)覆盖。把电镀镍(5 m)金(<100 nm)用作凸点下金属化(UB

43、M)。图2示出了具有UBM再分布晶圆片的照片。图2表1焊料球(低共晶或高熔化PbSn)通过模极印刷直接淀积于再分布晶圆片上。在对流炉中回流焊膏，采用溶剂除去焊剂残余物。根据焊球间距，焊球直径平均值在180270m。用标准的晶圆片锯划片，完成WL-CSP装配。图35示出了SEM和最终的WL-CSP断面图凸点式再分布芯片(光-BCB/Cu/)光BCB/Ni/Au/PbSn)。 可组装与标准表面贴装器件(SMT)有关的WL-CSP。装配过程的工艺流程如图6所示图6电体系装配的第一步就是把焊料印刷到SMD的PCB上。使用自动拣拾机，把助熔WL-CSP和SMD置于基板上位置。在对流炉中叫流或在

44、红外加热炉中回流完成组装工艺。组装的WL-CSP断面图如图7和图8所示。图7图82.4 可靠性薄膜再分布的可靠性与薄膜MCM-D基板一样高。完成2层Cu光BCB-Cu的热循环(一65+155 ，10 min停留，20 min上升时间)。通过2 000个循环，在通路的电阻率方面无任何退化现象。在湿度85和85状况卜，同样的测试结构也通过1 000 h。 通过不同的WL-CSP方法的可靠性对比研究，应把CSP安装于FR4极上(图9所示)。在不同的技术工艺中，安装的WL-CSP具有极高的可靠性。在板级不使用下填充物的状况，通过700个循环(空气到空气，一40/+125)。在85/85湿度状况经1 0

45、00 h之后，也没有检查出失效现象。另一研究中，下填充式WL-CSP(芯片尺寸1 cm×1 cm)通过l 200个循环，空气到空气40/+1 25。用于起搏器的微电了模块的可靠性进行板级评定，结果如表2所示表2样品尺寸为80片，通过目检、电测量、X线和C-SAM检测完成分析。成功地验证了刚柔性PWB上WL-CSP的高可靠性状况。 如果不使用下填充物，那么基于再分布的WL-CSP的板级可靠性受给定的芯片尺寸、I/O数和到节点距离的限制。为了提高可靠性，要有正在研制的应力缓冲器层和双焊料球，以便避免使用较大芯片的下填充物。此WL-CSP的技术结构为具有高铅焊料球阵列的焊盘再分布芯片。在又

46、一个低共晶焊料球模板印刷到埋置焊球阵列项部之前，把应力缓冲器层埋置于高铅焊料球。由于第二个焊球阵列在第一个焊球阵列的顶部，那么基本点就是在再分布层上淀积额外的聚合物层，以便补偿芯片和板的热不匹配，并增大芯片和板之间支座的高度。图10示出了双焊球WL-CSP的断面图。把测试芯片(1 cm×1 cm)再分布为14到14焊球阵列， 组装到FR-4板上的基于双焊球理念的WL-CSP通过1 000个循环。 (空气到空气)从一55/+125。2.3 MCM封装技术 简介随着便携式电子系统复杂性的增加，对VLSI集成电路用的低功率、轻型及小型封装的生产技术提出了越来越高的要求。同样，许多航空和军事

47、应用也正在朝该方向发展。为满足这些要求，在MCM X、Y平面内的二维封装基础上，将裸芯片沿Z轴叠层在一起，这样，在小型化方面就取得了极大的改进。同时，由于Z平面技术总互连长度更短，降低寄生性的电容、电感，因而系统功耗可降低约30%。以上是MCM封装产生的背景及由来，也提出了三维封装的必要性。 MCMMCM是一种由两个或两个以上裸芯片或者芯片尺寸封装(CSP)的IC组装在一个基板上的模块，模块组成一个电子系统或子系统。基板可以是PCB、厚薄膜陶瓷或带有互连图形的硅片。整个MCM可以封装在基板上，基板也可以封装在封装体内。MCM封装可以是一个包含了电子功能便于安装在电路板上的标准化的封装，也可以就

48、是一个具备电子功能的模块。它们都可直接安装到电子系统中去(PC，仪器，机械设备等等)。 MCM技术简单地讲，MCM可分为三种基本类型：MCM-L是采用片状多层基板的MCMMCM-L技术本来是高端有高密度封装要求的PCB技术，适用于采用键合和FC工艺的MCM。MCM-L不适用有长期可靠性要求和使用环境温差大的场合MCM-C是采用多层陶瓷基板的MCM。陶瓷基板的结构如2图所示。从模拟电路、数字电路、混合电路到微波器件，MCM-C适用于所有的应用。多层陶瓷基板中低温共烧陶瓷基板使用最多，其布线的线宽和布线节距从254微米直到75微米MCM-D是采用薄膜技术的MCM。MCM-D的基板由淀积的多层介质、

49、金属层和基材组成。MCM-D的基材可以是硅、铝、氧化铝陶瓷或氮化铝。典型的线宽25微米，线中心距50微米。层间通道在10到50微米之间。低介电常数材料二氧化硅、聚酰亚胺或BCB常用作介质来分隔金属层，介质层要求薄，金属互连要求细小但仍要求适当的互连阻抗。 MCM优点使用MCM来代替在PCB上使用的表面贴装集成电路的主要原因有：1 .尺寸/2 .技术集成 3 .数据速度和信号质量 4 .可靠性使用环境 5 .成本* 6 .PCB板设计简化') t. . I( i: B5 V: P3 r# 7. 提高圆片利用率8 降低投资风险低成本MCM在市场的推动下，随着设计、封装和材料工艺技术的进步，

50、MCM的低成本化已开始实现。在国际市场已出现了利用各种标准封装外形封装的MCM，如PDIP，QFP，BGA等等。不同种类的MCM也纷纷采用了各种单芯片封装的工艺技术，如金丝键合、芯片凸点和PC技术。由于标准封装外形和标准生产工艺的普遍采用，MCM的封装成本得到了大幅度降低。7 ?5 r  G% M6 c ) k6 Z" _ K( _: d% q& _0 s南通富士通微电子股份有限公司利用MCM-D技术封装消费类电子产品用MCM已有五年历史。图4举例说明了南通富士通MCM-D的内部和最终外形照片。我们2 E. D3 q1 J9 V: ?为降低MCM的封装成本

51、，选用适当的封装方法很重要。常用于批量生产的MCM封装方法及特点如下：7 A) y2 w2 h7 K/ U# X" y; H- D( W( 4 p塑封后组装低成本容易组装" r, 5 D! y* V7 x1 " , y整体塑封适用于大批量生产4 g/ S# 0 x( m3 ' f) a! kCOB封装裸芯片和表面贴装元件封装在一起b/ & M) x! - o8 N7 b' j( N金属封装耐恶劣环境。封装成本高8 z0 W' 9 x q7 # ( t陶瓷封装高性能封装. l  ' W, X# i8 D%

52、h2 T南通富士通低成本MCM采用的就是适用于大批量生产的整体塑封方法。; B% A) K% MCM的测试一般来讲，MCM的测试费用约占MCM总成本的三分之一(芯片成本和组装成本也各占三分之一，但低成本的MCM可能例外)。高测试费用提醒设计者在做设计决策时必须仔细考虑测试问题。一种新设计的MCM所要进行的测试比一种成熟的MCM测试更为复杂。* I+ ( 0 X5 |) p+ ?, . MCM对测试工程师提出了新的独特问题，这些问题正是MCM测试遇到的最大挑战。MCM测试的复杂性大于单芯片集成电路，MCM测试不可能与以往集成电路采用相同的测试方法和测试设备。图6是MCM需要的测试流程。裸芯片需要

53、用探针台测试，因此现在可以向封装厂提供良品单芯片(KGD)或高可靠芯片(例如封装良品率99.9以上)来提高在封装、老化和环境试验以后的成品率，这对大批量生产MCM尤其重要。2.4 3D封装技术2.4.1 3D封装得趋势和发展3D系统级产品的发展蓝图已经由第一代的射频模块(基于一个无源平台)衍变到了新一代的版本。预计第三代和第四代将会是该技术的转折点，这些产品将实现过孔(via)与裸片的良好连接，无论是嵌在无源平台裸片的顶部还是底部。 过孔是在硅晶圆上所开的绝缘洞，通过扩散阻隔栅、植入衬垫及导体材料（通常使用铜）来填充。性能良好的过孔提供了许多功能：射频信号传输、接地、热能消散，以及不同倾斜尺寸

54、的再分配。如有源裸片可能是深亚微米级的裸片，MEMS裸片通常没有明确的尺寸。三维系统集成的技术需求包括优质精确的薄晶圆的处理，以及TSV的形成过程，诸如深过孔蚀刻、深过孔介质绝缘，以及深过孔金属填充。最后，必需包括键合及晶圆级装配工艺 工艺过程    所有晶圆级堆叠方法的核心工艺过程是硅通孔的制造，以及处理和装配薄化的器件装配能。够以晶圆到晶圆（W2W）或者芯片到晶片（C2W）的键合方式完成。晶圆到晶圆的方法面临着良率的挑战，举例说明，假如晶圆上不合格的裸片被键合到另一个晶圆上的合格裸片上，那么就无法通过。另外，如果两个晶圆上的两个芯片类型尺寸不同或者有

55、步进重复值，那么这一方法也是行不通的。因此， Fraunhofer 研究所着眼于芯片到晶圆的装配，可以逐个芯片进行，也可以在一个步骤中，通过利用之前传输器件的临时装载装置并行键合所有芯片。 薄晶圆的处理     对于薄晶圆的处理，德国的弗朗霍夫研究所（IZM）支持两个主要的理念。第一个理念是在处理的晶圆上使用聚酰亚胺、苯丙环丁烯（BCB）或者环氧化物进行临时键合，该方法允许更高的晶圆背面温度。但是缺点是这些聚合物材料难以去除。第二个理念是利用热塑性塑料进行键合，这种键合允许的晶圆背面处理温度较低，但是其材质很容易被去除。另外还有一个理念是利用静

56、电卡盘夹紧薄晶圆。这一方法涉及到在薄化的晶圆上加装电极结构的晶圆。通过为承载晶圆上的电极结构充电，用所产生的静电力从承载晶圆的顶部开始键合薄化晶圆。在硅材料置于卡盘的情况下，用户能够从著名的硅机械参数中获益，并且能够与前端的设备和技术完全兼容。同时，它具备高达16个小时的固定时间，并且能够完成薄晶圆背面的处理，如等离子体增强化学汽相沉积（PECVD）以及湿式处理法。在完成晶圆背面处理之后，via过孔在被完全处理过的器件晶圆里被蚀刻。然后，via过孔被填充、加工成晶圆顶部所需的互联层，比如锌铜合金(通过固体-液体互扩散形成)，或者锌银合金的微型凸块。这一步骤发生在键合临时的承载晶圆之后，通过薄化

57、绝缘和背面布线进行晶圆背面的加工。蚀刻    利用Bosch工艺DRIE蚀刻的典型的过孔直径在1微米到40微米之间，深度在16微米至超过70微米之间。关于晶圆前面via过孔的后CMOS处理的一个重要因素，是在蚀刻硅材料之前，要蚀刻贯穿所有的背面层间介电层。这也就意味着干蚀刻工艺过程将会由于供应商到供应商的不同而变化，所以蚀刻工艺过程必须适合于不类同型的晶圆。过孔有很多不同的方法能够应用于TSV的金属填充。对于小型尺寸的via过孔，可以用钨金属的化学气相沉积（W CVD）或者铜金属的化学气相沉积填充（Cu CVD）。对于中型尺寸的via过孔，在铜化学电镀后

58、，利用化学气相沉积植入层。对于大型尺寸的via过孔，用铜化学电镀后选择利用溅镀来植入层。    TSV的热机械仿真与特征表征对于鉴别能够决定TSV最终的应力-应变平衡的关键工艺和参数是至关重要的。比如，与钨相比，通过在via过孔中间增加应力，铜的CVD填充会降低TSV上部和下部的应力。因此，关于匹配设计、工艺过程，以及可靠性的一系列研究活动正在进行中，不仅面向TSV，同时也面向整个堆叠的结构。金属键合    三维整合互连的各种方法包括直接氧化物键合（或者叫粘接键合）以及弗朗霍夫研究所首选的方法直接金属键合。在直接金属键合方法中，电镀铜在一个器件衬底上，电镀铜锡被用在相对应的一个