数字逻辑设计第8章

1、例 题例：试用D触发器和门电路设计一个状态转换为024130的模5同步计数器。解：解：1）触发器个数）触发器个数 2）转移表）转移表3）最小成本设计）最小成本设计检查能否自启动检查能否自启动若采用风险最小的设计呢？若采用风险最小的设计呢？例 题例：用D触发器设计一个频率相同的三相脉冲发生器，三相脉冲Q1、Q2、Q3如图所示。3 3例 题试画出010序列检测器的状态图或状态表。已知此检测器的输入、输出序列如下： 1）序列不可重叠输入X：0 0 1 0 1 0 1 0 0 1 1 0 1 0 0输出Z：0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 02）序列可重叠输入X：0 0 1

2、0 1 0 1 0 0 1 1 0 1 0 0输出Z：0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 04 4时钟同步状态机结构下一状下一状态逻辑态逻辑 F 状态状态存储器存储器 时钟时钟 输出输出 逻辑逻辑 G 输入输入输出输出 时钟时钟信号信号 激励激励 当前状态当前状态激励方程激励方程驱动方程驱动方程状态方程状态方程转移方程转移方程输出方程输出方程5 5CLOCKHtLtclkt触发器输出触发器输出ffpdtcombt组合电路输出组合电路输出触发器输入触发器输入holdtsetupt建立时间容限建立时间容限setupcomb(max)(max)ffpdclktttt保持时间容

3、限保持时间容限holdcomb(min)min(ffpdttt6 68.2 Latched and Flip-Flops SSI latches and flip-flops1Q 1Q2Q2Q3Q3Q4Q4Q1,2C1D2D3,4C3D4D74x375D latchPRD Q CLK QCLR74x74PRJ Q CLK K QCLR74x109PRJ Q CLK K QCLR74x1127 7D QC QD QC QD QC QD QC QDIN3:0 WRDOUT3:0RDMultibit Registers and Latches锁存器的应用锁存器的应用 多位锁存器多位锁存器寄存器（寄存

4、器（registerregister）共用同一时钟的多个共用同一时钟的多个D D 触发器组合在一起触发器组合在一起通常用来存储一组通常用来存储一组相关的二进制数。相关的二进制数。8 84-bit register 74x1756-bit register 74x1741D2D3D4DCLKCLR_L9 98-bit register7474x374x374（三态输出）三态输出）OEOutput enable10107474x377x377（使能）（使能）7474x273x273（异步清零）异步清零）CLK7474x374x374（输出使能）输出使能）11 117474x377x377（使能）使

5、能）ENEN二选一多路复用结构二选一多路复用结构1212寄存器（寄存器（registerregister）和锁存器（和锁存器（latchlatch）有什么区别？有什么区别？ 寄存器：边沿触发特性寄存器：边沿触发特性 锁存器：锁存器：C C有效期间输出跟随输入变化有效期间输出跟随输入变化74x374输出使能输出使能8位寄存器位寄存器74x373输出使能输出使能8位锁存器位锁存器13138.4 Counters 模（modulus）：循环中的状态个数 模m计数器（又称 m分频计数器） n位二进制计数器状态图中包含有一个循环的任何时钟时序电路状态图中包含有一个循环的任何时钟时序电路S1S2S3SmS

6、5S4ENENENENENENENENENENENENEN1414 计数器的分类 按时钟：同步、异步 按计数方式：加法、减法、可逆 按编码方式：二进制、十进制BCD码、循环码 计数器的功能 计数 分频 定时 产生脉冲序列 1515行波计数器（ripple counter）q 利用利用 T T 触发器实现：触发器实现：Q* = QQQT考虑二进制计数顺序：考虑二进制计数顺序：只有当第只有当第 i-1 i-1 位由位由1 10 0时，时，第第 i i 位才翻转。位才翻转。CLKQQTQQTQQTQQTQ0Q1Q2Q31616CLKQ0Q1Q2CLKQQTQQTQQTQQTQ0Q1Q2Q3速度慢，速

7、度慢，最坏情况，第最坏情况，第n位要经过位要经过 ntTQ 的延迟时间的延迟时间 异步计数器异步计数器(Asynchronous Counters)(Asynchronous Counters)1717同步二进制加法计数器1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二进制数的末位加在多位二进制数的末位加 1，仅当第仅当第 i 位以下的各位都为位以下的各位都为 1 时，时，第第 i 位的状态才会改变。位的状态才会改变。最低位的状态每次加最低位的状态每次加1都要改变。都要改变。EN QT Qq 利用有使能端的利用有使能端的 T T 触发器实现：触发器实现：Q* = ENQ +

8、ENQ = EN Q通过通过EN端进行控制，端进行控制，需要翻转时，使需要翻转时，使 EN = 1 ENi = Qi-1 Qi-2 Q1 Q0EN0 = ? 11818同步计数器1CLKQ0Q1Q2C如何加入使能端？如何加入使能端？1919有使能端的同步计数器CNTEN低位低位 LSB高位高位 MSB串行使能串行使能2020CNTEN有使能端的同步计数器并行使能并行使能高位高位 MSB低位低位 LSB21214位二进制计数器74x163CLR同步清零同步清零LD同步预置数同步预置数RCO进位输出进位输出ENPENT使能端使能端ENTQDQCQBQARCO22224位二进制计数器74x16374

9、x163的功能表的功能表01111CLK工作状态工作状态同步清零同步清零同步置数同步置数保持保持保持保持, ,RCO=0计数计数CLR_L LD_L ENP ENT0111 0 1 0 1 174x161异步清零异步清零23237474x163x163工作于自由运行模式时的接线方法工作于自由运行模式时的接线方法2424自由运行的自由运行的163163可以用作可以用作2 2、4 4、8 8和和1616分频计数器分频计数器012345678910 11 12 13 14 15025254位二进制计数器74x163CLR同步清零同步清零LD同步预置数同步预置数RCO进位输出进位输出ENPENT使能端

10、使能端ENTQDQCQBQARCO26264位二进制计数器74x16374x163的功能表的功能表01111CLK工作状态工作状态同步清零同步清零同步置数同步置数保持保持保持保持, ,RCO=0计数计数CLR_L LD_L ENP ENT0111 0 1 0 1 174x161异步清零异步清零27277474x163x163工作于自由运行模式时的接线方法工作于自由运行模式时的接线方法2828自由运行的自由运行的163163可以用作可以用作2 2、4 4、8 8和和1616分频计数器分频计数器012345678910 11 12 13 14 1502929任意模值计数器 利用SSI器件构成 时钟

11、同步状态机设计 利用MSI计数芯片构成 利用n位二进制计数器实现模m计数器分两种情况考虑： m 2n 清零法、置数法清零法、置数法3030用4位二进制计数器74x163实现模11计数器q 清零法清零法S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15计数到计数到1010时，时，利用同步清零端利用同步清零端强制为强制为0000。 m2m2n n 情况情况3131q 清零法清零法计数到计数到1010时，时，利用同步清零端利用同步清零端强制为强制为0000。 m2m2n n 情况情况用用4 4位二进制计数器位二进制计数器7474x163x163实现模实现模11 11计数器计

12、数器CLKQ0Q1Q2Q3思考：思考：如果是如果是74x161（异步清零）（异步清零）怎么连接？怎么连接？32323333模模1010计数器计数器3434用4位二进制计数器74x163实现模11计数器q 置数法置数法 m2m2n n 情况情况S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15计数到计数到1111时，时，利用同步预置数端利用同步预置数端强制输出为强制输出为01013535用用4 4位二进制计数器位二进制计数器7474x163x163实现模实现模11 11计数器计数器q 置数法置数法 m2m 2n） 先进行级联，再整体置零或预置数 例：用74x163构造模

13、193计数器 两片163级联得8位二进制计数器（0255） 采用整体清零法，01925555模模mm计数器（计数器（ m 2m 2n n）先进行级联，再整体置零或预置数先进行级联，再整体置零或预置数例：用例：用74x163构造模构造模193计数器计数器 两片两片163级联得级联得8位二进制计数器（位二进制计数器（0255） 采用整体清零法，采用整体清零法，0192若若 m m 可以分解：可以分解：m = m1m = m1m m2 2分别实现分别实现m1m1和和m2m2，再级联再级联 采用整体预置数法，采用整体预置数法，6363255255 256 25619319363635656ABCG1G

14、2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA如何控制地址端自动如何控制地址端自动轮流选择输出轮流选择输出Y0Y7 计数器的应用计数器的应用5757Decoding Binary-Counter State若在一次状态转移中有若在一次状态转移中有2 2位或多位计数位同时变化，位或多位计数位同时变化，译码器输出端可能会产生译码器输出端可能会产生“尖峰脉冲尖峰脉冲” 功能性冒险功能性冒险01234567012Function hazard5858 CLK 8 8位寄存器位寄存器改进：消除改进：消除“毛刺毛刺”5959计

15、数器的应用 序列信号发生器 例：在时钟作用下周期产生序列10101011，10101011，S0/1S1/0S2/1S3/0S4/1S5/0S6/1S7/1MOOREMOORE机机8 8个状态个状态计数器计数器+ +组合电路组合电路6060计数器的应用 序列信号发生器 例：在时钟作用下周期产生序列10101011，10101011，计数器计数器+ +组合电路组合电路6161计数器的应用 例：红绿灯信号发生器，输入时钟信号T=5s，要求周期产生绿灯30s，黄灯5s，红灯25s。需要多少个状态？需要多少个状态？例：流水灯的设计任务： 设计一个可以循环移动的流水灯，灯总数为8盏，具体要求如下： 1、

16、5亮，其余灭，右移三次后全灭 4、8亮，其余灭，左移三次后全灭 4、5亮，其余灭，各向两边移三次后全灭 1、8亮，其余灭，各向中间移三次后全灭计数器的应用效果图计数器的应用计数器的应用任务分析所要求的彩灯电路在某电路板上完成，该电路板能够提供48MHz标准时钟信号，附带有8个共阳的LED管可作为彩灯使用。因此要实现的电路的框图如图所示。设计思路 根据要求，LED彩灯的花色变化为20步，这20步的变化是按顺序进行，周而复始的，因此，可以用一个具有20个状态的状态机实现，这20个状态构成一个单环，如图所示。设计思路 可以利用计数器产生着20个状态编码，用译码电路将对应的编码变为对应的LED显示码。

17、电路框图如图所示67674位寄存器74x1751D2D3D4DCLKCLR_L686869698.5 shift register（移位寄存器）串行输入串行输入serial inputSERINSEROUT串行输出串行输出serial outputSerial-in, serial-out shift register可以使一个信号延迟可以使一个信号延迟n n 个时钟周期之后再输出个时钟周期之后再输出7070串入串入serial-inSERIN1Q2QNQ并出并出parallel-out可以用来完成可以用来完成串并转换串并转换serial-to-parallelconversionStruct

18、ure of a serial-in, parallel-out shift register7171多路复用结构多路复用结构LOAD/SHIFTSERINSEROUTStructure of a parallel-in, serial-out shift register7272LOAD/SHIFTSERIN1Q2QNQStructure of a parallel-in, parallel-out shift register7373MSI shift registers CLKCLRSERASERB74x164QAQBQCQDQEQFQGQH CLK CLKINHSH/LDCLRSERA

19、BCDEFGH QH74x166SERASERB抑制时钟74744-bit universal shift register 74x194 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194S1 S0 功能功能0 0 保持保持0 1 右移右移1 0 左移左移1 1 载入载入左移输入左移输入右移输入右移输入757500S1S0保持保持S1 S0S1 S010左移左移01右移右移11载入载入Qi* = S1S0Qi + S1S0Qi-1 + S1S0Qi+1 + S1S0INi4-bit universal shift register 74x1947676 CLKCLR

20、S1S0LIND QDC QCB QBA QARIN74x194 CLKCLRS1S0LIND QDC QCB QBA QARINCLKCLRS1S0LINRIN移移位位寄寄存存器器的的扩扩展展并行输入并行输入（8 8位）位）并行并行输出输出8 8位位7777Shift-register countersD0 = F ( Q0 , Q1 , , Qn-1 )反反 馈馈 逻逻 辑辑D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3一般结构：一般结构：78781000010000010010有效状态有效状态其他状态其他状态Ring counters（环型

21、计数器）D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF31000010000010010Q0 Q1 Q2 Q3 非自启动的非自启动的无效状态无效状态D0 = Qn-17979有效状态有效状态无效状态无效状态D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF31000010000010010Q0 Q1 Q2 Q3自启动的自启动的自校正的自校正的模模4 4计数器计数器8080利用通用寄存器74x194实现环形计数器Q0Q1Q2Q310CLOCKQ0Q1Q2Q3101000Q0Q1Q2Q3RESET载入载入Q0Q

22、1Q2Q3CLOCK自校正的自校正的8181扭环计数器（Johnson Counter）D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3D0 = Qn-100001000110011101111011100110001无效无效有效的状态循环有效的状态循环8282dddddddd最小成本最小成本自校正设计1、确定有效的状态循环、确定有效的状态循环2、对无效状态进行处理，、对无效状态进行处理， 使其进入有效循环。使其进入有效循环。Q0 Q1 Q2 Q31111000011110000Q0Q100 01 11 1000011110Q2Q3D0100001

23、000110011101111011100110001有有效效无无效效100101001010110101101011010100101D0 = Q3 + Q2Q18383= ( (Q2Q1) Q3)D0 = Q3 + Q2Q14 4位位8 8状态自校正的状态自校正的JohnsonJohnson计数器计数器8484利用通用寄存器74x194实现扭环计数器 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_LS1S0接成左移形式接成左移形式自校正改进：自校正改进：（法一）（法一）D0 = Q3 + Q2Q1Q0Q1Q2Q38585利用通用寄存

24、器利用通用寄存器7474x194x194实现扭环计数器实现扭环计数器 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_L自校正改进：自校正改进：（法二）利用置数（法二）利用置数每当电路出现每当电路出现0XX0下一状态就是下一状态就是1000S0 = Q3 Q0Q0Q1Q2Q31000000010001100111011110111001100018686 n位移位寄存器能够构成模n的环形计数器 n位移位寄存器能够构成模2n的扭环形计数器移位寄存器计数器问题：问题：实现一个十进制计数器实现一个十进制计数器最少需要最少需要 个触发器？个触发器

25、？若用环形计数器形式，需要若用环形计数器形式，需要 位移位寄存器？位移位寄存器？扭环形呢？扭环形呢？8787Shift-register countersD0 = F ( Q0 , Q1 , , Qn-1 )反反 馈馈 逻逻 辑辑D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3一般结构：一般结构：8888Ring counters（环型计数器）D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3 非自启动的非自启动的D0 = Qn-1D Q CK QD Q CK QD Q CK QD Q CK QCLKFF

26、0FF1FF2FF3D0 = Qn-1扭环计数器扭环计数器（Johnson Counter）8989 n位移位寄存器能够构成模n的环形计数器 n位移位寄存器能够构成模2n的扭环形计数器移位寄存器计数器问题：问题：实现一个十进制计数器实现一个十进制计数器最少需要最少需要 个触发器？个触发器？若用环形计数器形式，需要若用环形计数器形式，需要 位移位寄存器？位移位寄存器？扭环形呢？扭环形呢？9090Linear Feedback shift-register（LFSR）countersLFSR计数器计数器 有有 2n-1 种有效状态种有效状态 最大长度序列发生器最大长度序列发生器反反 馈馈 逻逻 辑

27、辑D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3移位寄存器型计数器的一般结构移位寄存器型计数器的一般结构利用反馈逻辑可以实现利用反馈逻辑可以实现 模模2 2模模16 16 的计数器的计数器9191RESET_LCLOCK奇校验电路奇校验电路全全0态的下一状态？态的下一状态？反馈方程反馈方程 LFSR计数器计数器 有有 2n-1 种有效状态种有效状态 最大长度序列发生器最大长度序列发生器Linear Feedback shift-registerLinear Feedback shift-register（LFSRLFSR）counterscoun

28、ters9292 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194CLOCKX2X1X0100 LOAD+5V状态序列？状态序列？3位位LFSR计数器计数器如何加入如何加入000状态？状态？Linear Feedback shift-registerLinear Feedback shift-register（LFSRLFSR）counterscounters9393顺序脉冲发生器 利用移位寄存器构成 注意自校正（环形计数器） 利用计数器和译码器构成 注意“毛刺”（二进制计数器的状态译码）CLKQ0Q1Q2Q39494序列信号发生器 用于产生一组特定的串行数字信号

29、例：设计一个 00010111 序列信号发生器 利用触发器 利用计数器 利用移位寄存器9595利用利用D D触发器设计一个触发器设计一个 00010111 00010111序列信号发生器序列信号发生器1、画状态转换图、画状态转换图2、状态编码、状态编码000111 表示表示 S0 S73、列状态转换输出表、列状态转换输出表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 0Q2Q1Q0Q2*Q1*Q0*Y000101114、得到激励方程和输出方程、得到激励方程和输出方程5、得到电路图、

30、得到电路图00000011产生序列产生序列00000011？S1/0S2 /0S6 /1S3 /1S5 /1S4 /0S7 /1S0/09696用计数器和数据选择器构成用计数器和数据选择器构成序列信号发生器序列信号发生器74x163 CLKCLRLDENPENTA QAB QBC QCD QD RCOENABCD0D1D2D3D4D5D6D7YY74x151例：产生一个例：产生一个8位的序列信号位的序列信号 00010111+5V+5V序列序列信号信号输出输出产生序列产生序列00000011？CLOCK9797用移位寄存器构成用移位寄存器构成序列信号发生器序列信号发生器例：产生一个例：产生一个

31、8位的序列信号位的序列信号 0001011110111000Q2Q1Q00 0 00 0 10 1 01 0 10 1 11 1 11 1 01 0 0D0Q2Q1Q0010001 11 10D01101001D = Q2Q1Q0 + Q2Q1 + Q2Q09898 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_LQ0Q1Q2Q3用移位寄存器构成用移位寄存器构成序列信号发生器序列信号发生器例：产生一个例：产生一个8位的序列信号位的序列信号 0001011110111000Q2Q1Q00 0 00 0 10 1 01 0 10 1 11

32、1 11 1 01 0 0D0D = Q2Q1Q0 + Q2Q1 + Q2Q0组合逻辑组合逻辑9999用移位寄存器构成用移位寄存器构成序列信号发生器序列信号发生器例：产生一个例：产生一个8位的序列信号位的序列信号 000000111）位数的选择：）位数的选择：与序列信号长度（状态数）有关：与序列信号长度（状态数）有关：8个状态，至个状态，至少少3位；位；与序列信号的具体类型有关：如果选与序列信号的具体类型有关：如果选3位，则会位，则会出现出现4次次000，选，选4位？位？5位？位？2）设计步骤：）设计步骤：画出状态转换图，填写状态转换表；画出状态转换图，填写状态转换表；解决无效状态：成本最小与

33、风险最小；解决无效状态：成本最小与风险最小；化简得出第一个触发器的激励方程。化简得出第一个触发器的激励方程。例：产生一个例：产生一个8位的序列信号位的序列信号 00010111100100序列信号发生器 例：设计一个 110101 序列信号发生器 利用触发器 利用计数器 利用移位寄存器利用通用移位寄存器利用通用移位寄存器7474194194和多路复用器和多路复用器7474151151及合适的非门实现及合适的非门实现01110100010111010001序列发生器。（注意：序列发生器。（注意：74X19474X194的的4 4个输出端都能输出该序列，必须画逻辑个输出端都能输出该序列，必须画逻辑

34、图）图） 101101移位寄存器实现序列检测功能设计一个设计一个110串行序列检测电路，串行序列检测电路，利用移位寄存器实现利用移位寄存器实现 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_LAZBZ当电路检测到当电路检测到输入输入A 连续出现连续出现110 时，时，输出输出Z为为1输入输入A 连续出现连续出现110， 且输入且输入B为为1 时，时，输出输出Z为为1。102102移位寄存器实现序列检测功能移位寄存器实现序列检测功能例：用例：用D D触发器构成移位寄存器，加上必要的门电触发器构成移位寄存器，加上必要的门电路设计一个序列信号

35、检测电路，有一个串行输入端路设计一个序列信号检测电路，有一个串行输入端X X和一个输出端和一个输出端Z Z。每当接收到。每当接收到“1101011010”数据串时，数据串时，输出输出Z=1Z=1，否则，否则Z=0Z=0。画出电路连接图。画出电路连接图。MEALYMEALY型？型？MOOREMOORE型？型？103103串/并转换源模块源模块Source module目的模块目的模块 Destination module控制控制电路电路控制控制电路电路并并- -串串转换器转换器串串- -并并转换器转换器并行并行数据数据并行并行数据数据串行数据串行数据SYNC同步脉冲同步脉冲104104105105并串转换并串转换 CLK CLKINHSH/LDCLRSERABCDEFGH QH74x166D7D6D5D4D3D2D1D0并行数据并行数据 SDATACLOCKCLOCKSYNC CLKCLRLDENPENTA QAB QBC QCD QD RCO163 CLKCLRLDENPENTA QAB QBC QCD QD RCO163计计数数低低位位计计数数高高位位时时隙隙数数位位数数RESET_L到到目目标标+5V106106 CLKCLRSERASERB74x164QAQBQCQDQEQFQGQHSDATACLOCK CLKCLRLDENPENTA QAB QBC QCD