Spartan6管脚

1、Spartan6管脚分配Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6 LX 器件之间的引脚分配是兼容的，所有Spartan-6 LXT 器件之间的引脚分配是兼容的，但是Spartan-6 LX 和Spartan-6 LXT 器件之间的引脚分配是不兼容的。TOGU4|1JCPG196CSG225 FT，G古渊C5G324FGG储a界外CSGH84*TypeQujd lljil PMkChipScilcChipScaleBGAChip SciltBGAChip ScaleBGABGA眄秘h (mm)as恭0.8l.ODQJi1.00(E8LOO

2、l.ODS1Z C iTLEj17x17Bx 1523m2319 x K27 % Z731x31J/ChL021邮160life3353383304Ms2. Spartan-6系列引脚分配及功能详述Spartan-6系列有自己的专用引脚，这些引脚是不能作为Select IO 使用的，这些专用引脚包括:专用配置引脚，表格 2所示，GTP高速串行收发器引脚，表格3所示susrrxnPROtlRAM.F.2TDITMSVPS11*VRATTl(DVhiE jLMFCSJJJTDQTCK第七3即表格2Spartan-6 FPGA 专用配置引脚注意：只有 LX75, LX75T, LX100, LX10

3、0T, LX150, and LX150T器件才有 VFS、VBATT、RFUSE 引脚。TODwicflLKiSTLJN5TLXTSr11)LXlOOT1LX15QT24i or 3lortcMTKX"244 vtSVK.I lV244 SuMGTTXW244orB表格3Spartan-6 器件GTP通道数目注意：LX75T在FG(G)484 和 CS(G)484中封装4个GTP通道，而在 FG(G)676中封装了 8个GTP通道；LX100T在FG(G)484 和 CS(G)484中封装 4个GTP通道，而在 FG(G)676 和FG(G)900中封装了 8个GTP通道。如表4,

4、每一种型号、每一种封装的器件的可用IO引脚数目不尽相同，例如对于LX4 TQG144器件，它总共有引脚 144个，其中可作为单端IO引脚使用的IO个数为102个，这102个单端引脚可作为 51对差分IO使用，另外的32个引脚为电源或特殊功能如配置引脚。Spartan Devic*User IX> PinsSpartan-G FPQA P«ck>g«TOG14ZCPG19CCSG225FT(G)2SCSG324FG(G)4MCS(G>484FG(G)67FG(Zr90LX4AvidiHe liter I/O102106132,DLficrcnti&l

5、 Pain51S366一一一一一LX9AwMteUMrC/Oi102I06160186200,Dtcraitial Pain51S38093100一一LX 16AvaLhbic User /O»106160186232一IXHcrcntial Paifs一S38093116一一LX25Avaktabic Uacr t/O>186226266Differentia! Pam一一93113133一一LX45AvikhMcUterf/Ot一218316320Differential Purs109158160179LX75Avadat4c tlucr C/O»OB2M328

6、408IXfferentill Pain1401M- 4IA100AvaLhHctTwrt/O>.*326338480PiJfGraiUAlPun一一一一163169一二一SOAvaLUHc liner F/O»械338408=76IX&GrcnUalPam一1W169三288LX2?TAvidaHe U«er EQ100250IXffcrenU&l Pam一一一95125一LX45TAvidiHe liter I/Ot190Z6296IXffcrential Pairs一一一小US148一LX75TAviLhbie liter /Oi,268292,

7、Dlficrential Pairs一一一1M146二LX1OOTAviilaMeUMwr/Ch,2%2963764WIXficrentia! Pairs一一一一UB1482WI.X150TL Q296296396M0IXHcrcntul Pam一一UB148198270表格4Spartan6系列各型号封装可用的IO资源汇总表格5引脚功能详述引脚名方向描述User I/O PinsIO_LXXY_#Input/OutputIO表示这个具有输入输出功能的引脚， XX表示该引 脚在其Bank内的，标识，Y表示是差分引脚的P还是 N弓唧Multi-Function PinsIO_LXXY_ZZZ_#

8、Zzz代表该引脚除IO功能之外的其他功能，DnInput/Output(duringeadback)在SelectMAP/BPI模式中，D0- D15是用于配置操作的数 据引脚，在从SelectMAP的回读阶段，当RDWR_B低电 平时，Dn为输出引脚，在配置过程结束后，该引脚作 为通用IO 口使用D0_DIN_MISO_MISO1Input在Bit-serial 模式中，DIN是，的数据输入引脚；在SPI模式中，MISO是主输入从输出引脚；在SPI x2 or x4 模式中，MISO1是SPI总线的第二根数据线；D1_MISO2,D2_MISO3Input在SelectMAP/BPI模式中，

9、D1、D2是配置数据线的低 2bit ;在SPIx4模式中，MISO才口 MISO犯 SPI总线的数据线的高2bitAnOutput在BPI模式中A0-A25是输出地址线，配置完成后，它 们可作为普通IO使用AWAKEOutput挂起模式中的状态输出弓1脚，如果没有使能挂起模式， 该引脚可作为普通IO引脚MOSI_CSI_B_MISO0Input/Output在SPI配置模式中的主输出从输入引脚；在SelectMAP模式中，CSI_B是低有效的Flash片选信号；在SPI x2 or x4 模式中，这是最低数据线=CS_BOutput在BPI模式中，BPI flash 的片选信号=OE_BOu

10、tput在BPI模式中，BPI flash 的输出使能=WE_BOutput在BPI模式中，BPI flash 写使能_DCOutput在BPI模式中，在配置阶段LDC保持低电平HDCOutput在BPI模式中，在配置阶段HDC呆持低电平CSO_BOutput在SelectMAP/BPI模式中，菊花链片选信号；在SPI模式中，是SPI Flash的片选信号；RDY1/2,TRDY1/2Output使用PCI的IP Core时，它们作为IRDY和TRDY言号DOUT_BUSYOutput在SelectMAP模式中,BUSYg示设备状态；在Bit-serial 模式中，DOUT俞出数据给菊花行下游

11、的设备RDWR_B_VREFInput在SelectMAP模式中，RDWR_B低有效的写使能信号； 配置完成后，可当做普通IO机用HSWAPENInput当是低电平时，在配置之前将所有IO上拉INIT_BBidirectional(open-drain)低电平表示配置存储器是空的；当被拉低时，配置将被 延时；如果在配置过程中变低，表示在配置过程中出现 了错误；当配置结束后，这个引脚表示 POST_CR错误；SCPnInputSCP0-SCP是挂起控制引脚CMPMOSI,CMPMISO,CMPCLKN/A保留为将来使用，可用作普通IOM0, M1Input配置模式，M0=0表示并行配置模式，M0

12、=1表示串行配置 模式；M1=“小主%K式，M1=1表示从模式CCLKInput/Output配置时钟，主模式下是输出时钟，从模式下是输入时钟USERCCLKInput主模式下可选的的用户输入配置时钟GCLKInput全局时钟引脚，它们可当做普通IO使用VREF_#N/A参考门限时钟引脚，当不用时可作为普通 IO使用Multi-Function Memory Controller PinsM#DQnInput/Output#Bank的存储控制器数据线M#LDQSInput/Output#Bank的存储控制器数据使能引脚M#LDQSNInput/Output#Bank的存储控制器数据使能引脚NM

13、#UDQSInput/Output#Bank的存储控制器高位数据使能M#UDQSNInput/Output#Bank的存储控制器高位数据使能NM#AnOutput#Bank的存储控制器地址线 A0:14M#BAnOutput#Bank的存储控制器块地址线 BA0:2M#LDM1Output#Bank的存储控制器低数据屏蔽M#UDMOutput#Bank的存储控制器图数据屏蔽M#CLKOutput#Bank的存储控制器时钟M#CLKNOutput#Bank的存储控制器时钟NM#CASNOutput#Bank的存储控制器列地址使能M#RASNOutput#Bank的存储控制器行地址使能M#ODTO

14、utput#Bank的存储控制器终端电阻控制M#WEOutput#Bank的存储控制器写使能M#CKEOutput#Bank的存储控制器时钟使能M#RESETOutput#Bank的存储控制器复位Dedicated PinsDONE_2Input/Output带可选上拉电阻的双向信号，作为输出，它代表配置过 程的完成；作为输入，拉低可用来延迟启动PROGRAM_B_21Input异步复位配置逻辑SUSPENDInput高电平使芯片进入挂起模式TCKInputJTAG边界扫描时钟TDIInputJTAG边界扫描数据输入TDOOutputJTAG边界扫描数据输出TMSInputJTAG边界扫描模式

15、Reserved PinsNCN/A未连接引脚CMPCS_B_2Input保留弓唧，不连接或接VCCO_2Other PinsGNDN/A地VBATTN/A只存在于 LX75, LX75T, LX100, LX100T, LX150和 LX150T芯片，解码关键存储器备用电源；若不使用关键存储器， 则可将之连接VCCAUXGNDE者直接/、连接VCCAUXN/A辅助电路的供电电源VCCINTN/A内部核逻辑资源VCCO_#N/A#Bank的输出驱动器供电电源VFSInput只存在于 LX75, LX75T, LX100, LX100T, LX150，和 LX150T芯片；解码器key EFUS

16、E编程过程使用的供电电源，若 不使用关键熔丝，则将该引脚连接到 VCCAUXGNDE者 直接/、连接RFUSEInput只存在于 LX75, LX75T, LX100, LX100T, LX150和 LX150T;用于编程的解码器key EFUSE电阻，如果不编程或者不使用key EFUSE则将该引脚连接到VCCAUXGNDE者直 接不连接3. Spartan-6系歹U GTP Transceiver 引脚引脚名方向描述GTP Transceiver PinsMGTAVCCN/A收发器混合电路供电电源MGTAVTTTX,MGTAVTTRXN/ATX RX电路供电电源MGTAVTTRCALN/A电阻校准电路供电电源MGTAVCCPLL0MGTAVCCPLL1N/APLL供电电源MGTREFCLK0/1PInput正极参考时钟MGTREFCLK0/1NInput负极参考时钟MGTRREFInput内部校准电路的精密参考电阻MGTRXP0:1Input收发器接收端正极MGTRXN0:1Input收发器接收端负极MGTTXP0:1Output收发器发送端正极MGTTXN0:1Output收发器发送端负极如表6所示，对LX25T , LX45T而言，只有一个 GTP Transceiver 通道，它的位置是 X0Y0 ,所再