ISE整体开发流程

1、ISE整体开发流程：创建工程.2行为仿真.5综合.8管脚约束.9实现.10时序仿真.11生成bit流文件.12下载 实验是用ISE10.1做的，与ISE9.1不同的地方在文中也有相关说明。一：建工程1. 工程命名filenew projiect（如下图所示：在工程名处填：jishuqi 资源类型选：HDL）2. 器件类型选择及仿真综合工具、硬件描述语言设置点击Next，出现如下图所示界面：图中设置的有：Family：virtex2P; Device ：XC2VP30;Package：FF896;Speed：-7（这个是根据VIRTEX2P开发板设置的数据，不同的开发板设置的数据不一样）。3完成

2、工程的建立.一直点击next，出现如下图界面后，点Finish完成工程的建立：二编写HDL代码（工程此部分是在Implementation下完成的）1.在Sources区域点击右键选择new source，出现如下图所示的界面，按照如下图设置，然后一直点Next，一直到Finish完成代码文件界面：3. 接下来开始HDL代码编写，这里是一个简单的十进制计数器的编写：代码编写好后，点击保存，然后检查看编写代码是否有错误，如上图所示，Check Syntax 点击检查后是绿色的勾，则代码没有语法错误，可以进行下一步功能仿真；module jishuqi(clk,rst,q); input clk,

3、rst; output3:0 q; reg3:0 q; always(posedge clk) begin if(rst=0) q<=4'b0;else begin if(q=4'b1010) q<=0; else q<=q+1; end endendmodule三、行为(功能)仿真 1.同样在Sources 区域右键添加New Source 如下图所示，添加图形仿真文件： 2.一直点Next，最后finish掉到如下图所示的，时钟设置界面：如上图所示：1.选择 Rising Edge 时钟上升沿有效；2.选择对应设计的时钟信号；3.设置clk的频率，高低电平

4、持续时间；4.设置仿真时间为1000ns；3.点Finish进入波形编辑界面，如下图所示：（rst是要编辑的波形） 编辑之后波形如下所示：点击保存；3.如下图选择：在Sources for 选择 Behavioral Simulations4.依次点击1，2，然后双击，待运行后，最后出现如下图的仿真结果：到此时完成了行为仿真。四、综合先单击1，然后双击2，待运行正确后，再双击运行3则可以看到右边用HDL描述出来的RTL电路，如下图所示： 五、管脚约束先点击1，之后双击2，再在3区域设置Viertex2P开发板对应的时钟管脚设置(clk设置为aj15)，设置完成后保存！下面是ISE9.1的界面：

5、六、实现 实现是把设计的电路映射到FPGA中，生成相应的工程文件；其包括三个步骤：翻译、映射、布局布线。操作：先单击1，然后双击Implement Design，出现如下图中2处1则正确！ 七、时序仿真 时序仿真是看设计的时序是否符合要求：操作：现在1处选择后仿真，然后单击2，再双击3，待运行后出现了右边的仿真结果： 如上图所示，可以分析时序仿真与行为仿真的不同：时序仿真有延时t，还有4处的毛刺！八、生成比特流文件（配置FPGA文件）双击2处，生成编程文件：九、配置FPGA双击红线处，进行相应的IMPACT配置，并连接好开发板后才能配置到FPGA中。NOTE: 文中第九节配置FPGA具体怎么配置没有提到，其涉及到其他软件的使用，此次主要是熟悉ISE软件；这个将在大家后续进一步学习中会用到！此为我以我的理解写的一个简单的教程，主要