数模混合仿真详细文档.

1、用SpectreVerilog进行模数混仿，以Sigma-Delta ADC为例SpectreVerilog模数混仿，模拟部分用Spectre，数字部分用Verilog-XL.所以还 需要安装Cade nee LDV软件，其内含Verilog-XL仿真器.这里以自行设计的二阶全差分 Sigma-Delta ADC为例，详细介绍用SpectreVerilog的仿真过 程.所用工艺库为TSMC 0.18u,电源电压:1.8V.1. 准备Sigma-Delta ADC分模拟和数字部分两块，其中模拟部分为调制器,数字部分 为数字滤波器.如下图.其中out为调制器的输出，这里是1位0,1数据流.数字滤

2、波器为Verilog RTL级代码.Schematic :I11Vtirl仆 id-flwi1#nn_THuLTL序I.IMISymbol :outvcm ModulotorinpinnVerilog Code:module DigitalFilter (in 2out, out, elk, clr, in;output in 2out;output 、wordsize-1:0 out;in put elk;in put elr;input in;reg in 2out;wire clk_half1, clk_half2;En dmodule同时为了直观的观看输出结果，因此把输出的数字字转化为

3、模拟量，这里用Verilog-A做一个理想的DA转换器。因此最好事先用Spectre仿真模拟部分，用ModelSim或Verilog-XL等仿真数字部分这里假定我们已有：1模拟部分的原理图（包括Symbol;2 数字部分的 Verilog 代码 QigitalFilter.v,模块名：DigitalFilter(in2out,out,clk.clr,i n;3 数字部分的 TestBench代码,DigitalFilter_TB.v,模块名:DigitalFilter_TB.下图为最终的系统图：2. 创建数字模块的Symbol1 新建一个 Cell, View Name 为symbol, To

4、ol: Composer-Symbol.2画Symbol.简单地,画一个矩形框,添加几个Lable,然后添加Pin.3添加Pin.左边输入，右边输出.对于多位的pin可以用如out<7:0>的样式作 为pin的名字.注意：与模拟部分相连的多位Pin最好不要用一个pin,而要用多个 如下图.4创建对应的Verilog文件.在symbol编辑器中，Design菜单->CreatCellView- >From©instance Na meCellView.会弹出的对话框,Tool/Data Type 栏选择 Verilog-Editor,则 To View Name

5、 会变为©instanceNameDiaitalFHterfunction al.点击OK,会弹出错误对话框，点No.自动弹出VI编辑器，可以看到已经生成Verilog代码的空壳.代码文件的路径在VI编辑器的标题栏上.下面要做的就是把我们的数字模块（不是 TestBe nch 的代码填进去.如果不想用VI编辑器，也可以用其他文本编辑器.复制代码时最好不要动自动生成的代码.经测试，所有代码最好放在一个文件中这一步之后，数字部分就会有functional和symbol两个View 。viewDig-it-TF；LUtiFuncUun&ltnngDA«lCbitfunic

6、ti.Qn alDiqltalfLltBrsywhalgorizedModulatorWd dulaUr_tE3tJit口ShfiiIdcfiM nOr ds i zc 10define afurtevt) 10rdehne aftJflrHalFl 12-Lni"Odule PigiHlF订Ur (injtHXt，out, Gk” dr, ini;Utpot ln2UJf!output 51 cut ；LnuT- elk;lnrut clriki；reg in2aJt；kJLra clk-lmlflj clk,half?jUlf*： iftw+talH-lfOJ outKslfFL

7、lterljvLrtiwtFlltwCont；0UtHHPFLlUr2；uirs'wflrdtLze-liO out t科 Hire 9：勺 1 imlObitj" uir« 9：0 cutU out?” rwitijM4»Lgfi LnlOblt - inz"/ADCTCOLAiUlFiwl er)ka.v* 蹶L” G222C这样基于Verilog代码的Symbol就创建完了3. 创建理想DAC这里用Cade nee自动生成的理想DAC同步骤2,首先创建Symbol，如下图:instanceNamedin<9:0> voutDAC

8、elk类似步骤 2, Design 菜单->CreatCellView->From CellView. Type 选择©instcinceNamedin<9:0> voutDACVerilogA-Editor OK ,弹出对话框，可以直接按OK ,默认设置。ins tonuENciEEi b*rr j r /I 岂 j v j 1 4丨 口M A VQ LJ lDAC弹出新的对话框，选择Digital to Analog Converter,然后Next。Cadence Modeh'/nler Z.28已 Models-色 Verilog-A Samp

9、le Library+ 合 Analog Models1+ 凸 Componentsi+ 也 continuous lime+ 色 Discrete Timei+ 色 Inslnnnents-色 Interface擁 Analog to Digital ConverterJ Digits to Analog Converter1+ 色 OpAmp Models i+ 也 FLL Components + 色 Sources.+ 色 System Level+ C Telecom设置位数，电压范围等参数。如下图Cadence Modelwriier 2.2HU Models-合 Verilog-

10、 A Sample Library* 勺 Analog Models+ 含 Components* d CbiiUnuDus Time+ d i)tscn?te Time* d Instnimeiits-已 InterfaceA Analog to Digital ConverterDiyrtal to Analog CwverterdclaCJClOp Amp Models PLL Components Sources System Level TelecomModel Name d2a_idealNext之后,会出现VerilogA代码，再Save和Fi nish。完毕。4. 创建顶层原理

11、图.1新建步骤1中所说的顶层Schematic视图,这里名为MixSim,把模拟的Symbol和上面建 立的数字块Symbol放到新建的原理图中，并连好线.模拟块输入端的激励源都要 加上2添加数字块的Pin.把数字块中除了和模拟块相连的输入端添加Pin.这里的数字块输入端信号与模拟块共用，因此没有输入PindrDAC丫谕 Mod ul a tor111clk_JC-i呂ltd 冋ItsmZout15. 创建config视图1新建Cell,名字和步骤4中的原理图名字一致.Tool选择Hierarchy-Editor,则View Name 会自动为 config. OK,2在新出现的New Con

12、figuration窗口中View:文本框为空，填入：schematic,注 意大小写.点击下方的Use Template，-> Name一栏选择:spectreVerilog, OK,3 再 OK 关闭 New Con figuratio n.点击 Cade nee hierarchy editor窗 口的保存按钮关闭退出New ConfigurationTop CellLibrary: |ADCTSMC018Cell: MixSim2View: |scherGlobal BindingsLibraty Li st: |mylibView List|$defaultStop List|

13、spectreverilog verilogNellistDescriptionDefault Template for spedreVerilogNote：Please remember tc replace Top 匚创I Library Cell and View fields with the actual names used tiyyour design4这时MixSim有两个View: config, schematic.打开con fig,会提示打开模式直接OK,则原理图会被打开，并可以进行修改。6. 建立仿真环境1 打开 config 视图，菜单 Tools->A na

14、log En viro nment,打开 ADE.2 ADE,菜单 Setup->simulator, Simulator 选择 spectreVerilog, OK.3 ADE,菜单 Setup->Stimuli->Analog,弹出 Setup窗口 ,选中 Global Sources，把电源电压 填上，这一步和spectre一样，另外别忘了添加模型库.不再赘述.4添加数字块的测试向量.ADE,菜单Setup->Stimuli->Digital,弹出VI编辑窗 口，窗口的标题栏和信息栏都有测试向量的文件路径，可以直接修改它.系统自动生成了一个initial块，

15、这个initial块不能改动.现在就可以把Testbench中的代码复 制到这个文件中了 .注意:'timescale不要复制，模块名和端口定义不要复制，模块 实例引用不要复制.也就是只能复制initial块和always块以及parameter语句.同 时注意到，系统生成的的initial块中把输入信号初始化为零，因此复制进来的语句 一定要避免在0时刻给这些信号赋值.本例数字块的输入与模拟块共用，因此不用添加代码5 打开 Config 视图，菜单 Tools->Mix Signal Opts.,会新增加一个 Mixed-Signal 菜单栏。菜单 Mixed-Sig nal -> In terface Eleme nts -> Library 主要修改两个参数d2a-vh , d2a-vl他们是输出数字信号的0, 1电压analogLibIE Library Na