数值的机器运算

1、第 3 章 数值的机器运算3.1 基本内容摘要1、定点数的加、减法运算和加、减法电路的实现 定点数的加减运算 补码的加法公式、补码的减法公式； 补码的溢出判断和检测方法 溢出的产生、符号比较法、双进位法、双符号位法； 从半加器到算术逻辑部件 ALU半加器、全加器、并行加法器、加减法部件 ASU BCD码（十进制）加法器、算术逻辑 部件 ALU；2、定点数的乘、除法运算和乘、除法电路的实现 定点数的乘法运算和乘法电路的实现 原码一位乘法、原码一位乘法运算器、补码原码一位乘法、补码原码一位乘法运算器； 定点数的除法运算和除法电路的实现原码除法 、原码加减交替法除法运算器、补码除法 ；3、逻辑运算

2、“与”、 “或”和 “非”运算 逻辑与、逻辑或、逻辑非 “异或 ”运算4、定点运算器的基本结构与工作原理 移位电路 定点运算器的主要组成5、浮点数运算和浮点数运算器的实现 二进制数的浮点表示法 二进制数的浮点运算 浮点数的加减法运算、浮点数的乘除法运算 浮点运算器的基本结构浮点加减运算器硬件结构及其工作原理3. 2知识点、逻辑运算逻辑与:又称为 逻辑乘”，其逻辑表达式为:F=A X B=AB=A A B逻辑或:又称 逻辑加”，其逻辑表达式为:F=A+B=A V B逻辑非:又称为 逻辑反”，其逻辑表达式为:异或:又称为按位加”，其逻辑表达式:F=A B=A V B二、定点数的加、减法运算和加、减

3、法电路的实现1补码加减法补码加法公式：X+Y #=X补+M补补码减法公式：X Y补=X补一Y补=X补+ -Y补当X、Y、X+Y均在一定字长补码所表示的数值范围内，公式成立；补码运算加减运算中，符号位可一起参加运算，不考虑符号位和数值位的区别；在补码减法运算中，有：y 补=y 补，-y 补=y 补求补求补运算指对y补包括符号位 求反且最末位加1”2、溢出及其检测方法定点数的运算中出现溢出，其运算结果不能表示正确结果，但可以通过一定方法修正。 加减运算中溢出的判别方法有：(1) 符号比较法溢出判断逻辑表达式： _V = X s Ys (X + Y)s + XsYs (X + Y)s + Xs Ys

4、(X Y)s + Xs Ys(X Y) s(2) 双进位法溢出判断逻辑表达式：V = C in Cout当Cout C in=0 1 , 结果正溢；当Cout C in=1 0 结果负溢(3 )双符号位法溢出判断逻辑表达式：V = Ss1 Ss2当Ss1Ss2=01结果正溢(或上溢) ；当Ss1Ss2=10结果负溢(或下溢)；在补码运算中，最高位(符号位)产生进位并不表示溢出，该进位虽然丢弃，但运算 结果仍然正确。3、定点加减运算器的结构(1) 半加器：只是对两个输入数据位进行加法的电路，输出一个结果位和一个向高位的进位, 不考虑低位的进位。半加器采用一个异或门和一个与门实现。(2) 全加器：

5、两个输入数据位和低位进位输入进行加法运算，输出一个结果位和一个向高位 的进位。全加器采用 2个异或门、2个与门和1个或门实现。3)串行进位的并行加法器(行波进位加法器)n 个全加器串接构成一个 n 位并行加法器，即 将各位向高位的进位串联起来，低位的进位 输出作为高一位加法器的进位输入，最低位的进位输入端置0。( 4)先行进位的并行加法器先行进位的并行加法器的进位信号将全加器的进位表达式 Cj = Xi Yi + (Xi Yi) Ci-1中Xi Yi定义为 进位生成函数”Gi， ( Xi Yi)定义为 “进位传送函数”Pi ,n 级并行加法器中各级的进位信号表达式为：C1=G1+P1C0C2=

6、 G2+P2G1+P2P1C0IIIIIICn = G n+P nG n-l+PnPn-1 Gn-2+ + P nPn-1 P2G1 + P nPn-1 P2PiC 0先行进位电路CLA和先行进位CLA加法器(5)加减法部件 ASU(行波进位的补码加/减法器)( 6)算术逻辑部件 ALU1 位ALU电路原理4位ALU逻辑部件74181功能及其应用(7) BCD码(十进制)加法器BCD 码加法原理：被加数的 4 位二进制数和加数的 4 位二进制数相加时 1001 则对应 4 位数要加 0110 进行修正；BCD码减法原理：减数的4位二进制数减去被减数的 4位二进制数时有借位， 则对应4位 数要减

7、 110进行修正 ；BCD码加法器：加法器和修正电路组成三、定点数的乘、除法运算和乘、除法电路的实现1 、原码一位乘法 原码乘法的算法：乘积Z原=X原X Y原=(Xs Ys) + (O.XX X n-lXn)X (O.Y1Y2 Yn-lYn) 原码一位乘法的计算机实现步骤： 取被乘数 X 和乘数 Y 的绝对值I X I = 0. X1X2 -Xn-lXn ,I Y I = 0. Y1Y2 -Yn-lYnN 位部分积的初值为全 “0”； 以乘数Y的最低位Yn作为判断位，若Y n = 1，原部分积之和+被乘数得新部分积之和；Yn = 0，原部分积就是新部分积之和； 新部分积之和同乘数丨Y丨一起右移

8、一位； 依次检查Yn-1、Yn-2Y1，重复上二步操作，最终得乘积Z = X X Y的绝对值；符号位 Zs = Xs + Ys和乘积Z 结合得ZsZ1Z2 - -Z2n-1Z2n为X X Y原原码一位乘法运算器结构2、补码一位乘法 补码一位乘法的表达式为：Z补=X X Y补=X补X 0.Y1Y2 Yn+ X补 X Ys 补码一位乘法的 Booth 算法运算步骤： 参加运算被乘数采用变形补码、乘数釆用单符号位补码表示，符号位参加运算； 乘数最低位 Yn 后加一位附加位 Yn+1 ，初值为 0； 求得每次部分积后必须与乘数一起右移一位，由乘数的最低二位Yn+1Yn 的值决定下次执行的操作 累加与右

9、移Yn Yn+1 = 01原部分积 X 补，并右移一位；Yn Yn+1 = 10原部分积 X 补，并右移一位；Yn Yn+1 = 00 和 Yn Yn+1 = 11原部分积 0，并右移一位； 操作次数，累加 n 1 次，移位 n 次（最后一次不移位） ； 补码一位乘法运算器结构3、原码一位除法 方法是先将符号位与数值位分开，对数值位部分进行除法运算得到的结果为商的数值部分，除数和被除数的符号位异或得到的是商的符号位，再加上商的数值部分运形成商的原码，余数应 和被除数同符号 恢复余数的除法：先作被除数和除数的减法，判别余数：如果余数为正，商上为 1 ；如果余数为负， 商上为 0，由于已作了相减运

10、算，需加上除数恢与那部分余数； 加减交替法的除法：先作被除数和除数的减法，判别余数：余数为正，商上 1 ，余数左移一位减除数；余数为负，商上0,余数左移一位加除数。若最后一次余数为负，商上0并加丨丫丨。 原码加减交替法的除法运算器4、补码一位除法补码加减交替法的规则表为：凶补与Y补第一次操作ri补与Y补上商求新余数ri+1补的操作同号X补-Y补同号（够减）1ri+1补=2ri补-Y补异号（不够减）0ri+1补=2门补+Y补F 口. 异号凶补+Y补同号（不够减）1ri+1 补=2门补-Y补异号（够减）0ri+1补=2门补+Y补四、定点运算器的基本结构与工作原理1移位电路的工作原理2、定点运算器的

11、主要组成及其原理五、浮点数运算和浮点数运算器的实现1. 浮点数的加减法运算：浮点数加减法运算的步骤：（1）对阶：将原阶码小的数的尾数右移，使其阶码等于大数的阶码；（2） 尾数运算：两个尾数进行加减运算，可任意采用一种方法；（3）结果规格化：对不符合规格化要求的结果进行规格化处理：左规或右规；（4） 舍入处理：对运算时多保留的数据位进行舍入处理，可采用截去法、0舍1入法、恒置1 法；（5） 溢出处理：检查阶码是否溢出，阶码下溢则置运算结果为浮点数形式的机器零”阶码上 溢，置溢出标志，由 CPU的异常处理机制进行处理。2. 浮点数的乘除法运算浮点数加减法运算的步骤：（1）阶码运算：乘法时，阶码做加法；除法时阶码做减法，若阶码以补码表示，阶码Exy补=Ex +Ey补=Ex补+Ey补阶码Ex/y 补=Ex -E y补=E x补-Ey补若阶码以移码表示，阶码Exy移=Ex + Ey移=Ex移+ Ey补阶码E x/y移=E x -Ey移=Ex移 + - Ey补（2）尾数乘除法运算：乘法时，先检测相乘两尾数中是否有0”若有一个为0”乘积必为0” 若均不为0”可进行乘法运算；除法时，检测被除数是否为“0,若为“0,则商必为“0；再检测除数是否为“0”若为“