数字电路--第3章触发器和时序逻辑电路

1、荆州职业技术学院数字电子技术课程教案应用电子专业 班级 教师 授课时间 教学课题概述 基本RS触发器 同步触发器学时2教学目的1、 掌握基本RS触发器的电路结构、工作原理、逻辑功能。2、 掌握同步触发器的工作原理、逻辑功能。教材分析重点同步RS触发器的工作原理、逻辑功能。难点同步RS触发器的工作原理、逻辑功能。教学方法课堂讲授与课堂讨论教学手段多媒体，资料展示教学过程及时间分配² 复习（提问）：（5）² 直接引入新课² 授课内容一、 概述（15）1.触发器的功能2.触发器的基本特性二、 触发器的电路结构与动作特点（20）1用与非门组成的基本RS触发器（1）电路结构

2、（2）逻辑功能教研室主任检查签字教学过程及时间分配续二、 同步RS触发器的电路结构与动作特点（25）1同步RS触发器的电路结构2逻辑功能3. 同步触发器存在的问题空翻三、其他的同步触发器（20）1同步JK触发器2同步D触发器（D锁存器）² 小结（5）作 业教学后记复习（提问）授课内容基本RS触发器 同步触发器一、基本RS触发器的电路结构与动作特点1用与非门组成的基本RS触发器（1）电路结构（2）逻辑功能 当=0、=1时，触发器置0。=1、=0时，触发器置1。=1、=1时，触发器保持原状态不变。=0、=0时，=1，不符合触发器的逻辑关系。触发器不允许出现这种情况，这就是基本RS触发器的

3、约束条件。（2）基本RS触发器的特点： 有两个互补的输出端，有两个稳态。 有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 R为复位输入端，S为置位输入端，该电路为低电平有效。 由于反馈线的存在，无论是复位还是置位，有效信号只须作用很短的一段时间。即“一触即发”二、 同步RS触发器的电路结构与动作特点1同步RS触发器的电路结构2逻辑功能 当CP=0时，控制门G3、G4关闭，都输出1。这时，不管R端和S端的信号如何变化，触发器的状态保持不变。当CP=1时，G3、G4打开，R、S端的输入信号才能通过这两个门，使基本RS触发器的状态翻转，其输出状态由R、S端的输入信号决定。 同步RS触发器的空

4、翻波形3. 同步触发器存在的问题空翻在一个时钟周期的整个高电平期间或整个低电平期间都能接收输入信号并改变状态的触发方式称为电平触发。由此引起的在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。造成空翻的原因：同步触发器结构的不完善。克服空翻的办法：从结构上采取措施，从而克服了空翻现象。三、 其他同步触发器1、同步D触发器（1）电路结构 （2）逻辑功能2、同步JK触发器（1）电路结构克服同步RS触发器在RS1时出现不定状态的另一种方法：将触发器输出端Q和 状态反馈到输入端，这样，G3和G4的输出不会同时出现0，从而避

5、免了不定状态的出现。J、K端相当于同步RS触发器的S、R端。（2）逻辑功能荆州职业技术学院数字电子技术课程教案应用电子专业 班级 教师 授课时间 教学课题触发器的电路结构与动作特点学时2教学目的1、掌握主从触发器的电路结构与动作特点。2、掌握边沿触发器的电路结构与动作特点教材分析重点边沿触发器的动作特点难点边沿触发器的动作特点教学方法课堂讲授教学手段多媒提教学过程及时间分配² 复习（提问）：（5）² 直接引入新课² 授课内容一、 主从触发器的电路结构与动作特点1.主从RS触发器（20）（1）主从RS触发器的电路结构 （2） 逻辑功能2.主从JK触发器（20）（1）

6、电路结构(2)逻辑功能3具体例子教研室主任检查签字教学过程及时间分配续二、边沿触发器1. 维持阻塞边沿D触发器（20）(1) D触发器的逻辑功能(2) 维持阻塞边沿D触发器的结构及工作原理2. 边沿JK触发器（20）(1) 电路结构 (2) 逻辑功能² 小结（5）作 业教学后记复习（提问）授课内容一、主从触发器的电路结构与动作特点主从触发器由两级触发器构成，其中一级直接接收输入信号，称为主触发器，另一级接收主触发器的输出信号，称为从触发器。两级触发器的时钟信号互补，从而有效地克服了空翻。（1） 主从RS触发器的电路结构CP主触发器C11S1RS R QQSDRDC11S1RS R Q

7、QS R 1从触发器C11S1RSRQQCP（2） 逻辑功能 当1时，=0，从触发器被封锁，保持原状态不变。 当CP由1跃变到0时，即0、=1。2.主从JK触发器（1）电路结构CP主触发器C11S1RS R QQSDRDC11S1RS R QQS R 1从触发器JK&&C11J1KSRQQCP（2） 逻辑功能JK触发器的逻辑功能与RS触发器的逻辑功能基本相同，不同之处是JK触发器没有约束条件，在J=K=1时，每输入一个时钟脉冲后，触发器向相反的状态翻转一次。二、边沿触发器1、维持阻塞边沿D触发器 (1) D触发器的逻辑功能D触发器只有一个触发输入端D，因此，逻辑关系非常简单，如

8、表所示。 D触发器的特性方程为：Qn+1=DD触发器的功能表DQnQn+1功能说明0011010100 11输出状态与D状态相同(2) 维持阻塞边沿D触发器的结构及工作原理 输入D=1。 输入D=0。 ( 3) 触发器的直接置0和置1端2、边沿JK触发器(1) 电路结构(2) 逻辑功能 =0时，触发器处于一个稳态 由0变1时，触发器也不翻转 由1变0时，触发器翻转荆州职业技术学院数字电子技术课程教案应用电子专业 班级 教师 授课时间 教学课题触发器的功能描述及相互转换学时2教学目的1、掌握触发器的功能描述方法。2、掌握几种触发器的相互转换。教材分析重点触发器的功能描述。难点状态转移图教学方法课

9、堂讲授教学手段多媒体教学过程及时间分配² 复习（提问）：（5）² 直接引入新课² 授课内容一、触发器按逻辑功能的分类（5）二、触发器的逻辑功能及其描述的方法1RS触发器(20)(1)特性表(2)特性方程(3)驱动表(4)状态转换图(5)波形图教研室主任检查签字教学过程及时间分配续2. D触发器(20)(1)特性表(2)特性方程(3)驱动表(4)状态转换图(5)波形图3. JK触发器(20)1)特性表(2)特性方程(3)驱动表(4)状态转换图(5)波形图三、触发器功能的转换（15）1. D触发器构成JK触发器2. JK触发器构成D触发器² 小结（5）作 业

10、教学后记复习（提问）： 授课内容一、触发器按逻辑功能的分类触发器的逻辑功能，是指次态与现态、输入信号之间的逻辑关系。触发器按逻辑功能的不同可分为：触发器、触发器、触发器、触发器和触发器等二、 触发器的逻辑功能及其描述的方法1. 触发器(1). 特性表R SR S 0 000 1 000 0 011 1 0100 101 1 10不确定0 111 1 11不确定(2) 特性方程 RS=0 （约束条件）(3) 驱动表Qn Qn+1R S0 00 11 0 1 1× 00 11 00 ×(4) 状态转换图（5) 波形图 2. D触发器（1)特性表DQnQn+10011010100

11、11(2)特性方程(3)驱动表Qn Qn+1D 0 00 11 01 10 1 0 1 (4)状态转换图(5)波形图三、触发器功能的转换1. D触发器构成JK触发器写出D触发器和JK触发器的特性方程 联立两式，得：。画出用D触发器转换成JK触发器的逻辑图如图4-25（a）所示。2. D触发器构成T触发器写出D触发器和T触发器的特性方程 联立式两式，得：。画出用D触发器转换成T触发器的逻辑图如图4-25（b）所示。3. D触发器构成T触发器写出D触发器和T触发器的特性方程 联立式两式，得：荆州职业技术学院数字电子技术课程教案应用电子专业 班级 教师 授课时间 教学课题时序逻辑电路的分析学时2教学

12、目的1掌握时序电路的概念、电路构成与组合电路的区别、分类2掌握同步时序电路的分析方法（通过举例说明）3 了解异步时序逻辑电路的分析方法教材分析重点同步时序电路的分析方法难点异步时序逻辑电路的分析方法教学方法课堂讲授教学手段多媒体教学过程及时间分配² 复习（提问）：（5）² 直接引入新课² 授课内容一、时序逻辑电路（10）1. 概念2. 分类教研室主任检查签字教学过程及时间分配续 二、时序逻辑电路的分析1. 同步时序逻辑电路的分析方法（30）（1）基本分析步骤（2）举例2异步时序逻辑电路的分析方法（30）（1）基本分析步骤（2）举例三、 练习（10）² 小

13、结（5）作 业教学后记复习（提问）：授课内容时序逻辑电路的分析方法 时序逻辑电路的分析是根据给定的逻辑电路图，通过分析，求出它的输出Z的变化规律，以及电路状态Q的转换规律。从而获得该时序逻辑电路的逻辑功能和工作特性。一、时序逻辑电路的一般分析步骤1、根据给定时序逻辑图写出各触发器的时钟方程、激励方程和输出方程。 2、将激励方程代入各触发器的特征方程得触发器次态方程，即时序电路的状态方程。 3、根据状态方程和输出方程，分析得出时序电路的状态表。 4、由状态表可以画出状态图，5、画出各触发器输出端Q的时序波形和输出逻辑波形图。 6、用文字描述电路的逻辑功能需要说明的是以上步骤並非必须的固定程式，实

14、际分析时，可根据实际情况加以取舍。例如，同步时序电路中各触发器具有相同的时钟信号，即相同的时钟方程，因此分析时，时钟方程可以不写。二、同步时序电路的分析举例例：分析图中电路的逻辑功能。图例题逻辑电路图解：该电路没有输入和输出所以直接写激励方程和状态方程。1写出激励方程：2写出状态方程：3状态表：。 0 0 01 0 01 0 01 1 01 1 01 1 11 1 10 1 10 1 10 0 10 0 10 0 0Q2n+1Q1n+1Q0n+1Q2nQ1nQ0n4状态图：有效循环无效循环 5时序图：000 001 011 111 110 100 000CPQ0Q1Q26电路功能分析：该电路是

15、一个不能自启动的六进制计数器。二、异步时序电路分析举例 异步电路由于电路中的触发器不是公用一个时钟，就要特别注意状态的变化与时钟一一对应的关系。异步电路分析方法，包括写时钟方程、输出方程、激励方程、状态方程；画状态表、状态转换图和时序图。 例：分析图电路的功能。1时钟方程： 2激励方程： 1 3状态方程： 4状态转换表： 态序 Q2 Q1 Q0Q2n+1 Q1n+1 Q0n+10 0 0 0 0 0 1 1 0 0 1 0 1 02 0 1 0 0 1 13 0 1 1 1 0 04 1 0 00 0 05 1 0 1 0 1 06 1 1 0 0 1 07 1 1 1 0 0 05状态转换图

16、：6逻辑功能说明：为异步五进制加法计数器。小结荆州职业技术学院数字电子技术课程教案应用电子专业 班级 教师 授课时间 教学课题时序电路的设计学时2教学目的1 掌握同步时序电路的设计方法。2了解异步时序电路的设计方法。教材分析重点同步时序电路的设计难点异步时序电路的设计方法教学方法课堂讲授教学手段多媒体教学过程及时间分配² 复习（提问）：（5）² 直接引入新课² 授课内容一、 同步时序逻辑电路的设计方法（30）1基本分析步骤2举例二、 异步时序逻辑电路的设计方法（25）1基本分析步骤2举例教研室主任检查签字教学过程及时间分配续三、练习（25）² 小结（5）

17、作 业教学后记复习（提问）：授课内容 一、 同步时序逻辑电路的设计方法1根据设计要求，设定状态，画出状态转换图。2状态化简3状态分配，列出状态转换编码表4选择触发器的类型，求出状态方程、驱动方程、输出方程5根据驱动方程和输出方程画逻辑图。6检查电路有无自启动能力。二、同步时序逻辑电路的设计举例试用负边沿JK触发器设计一个串行序列检测电路，当输入四位串行序列中有奇数1时，输出为1，並返回初始状态；为偶数个1时，输出为0，並返回初始状态。【解题方法指导】本例为一般同步时序电路设计，一开始确定的（原始）状态图（表）不一定是最简的，因此要寻找等价状态，使状态数最少。确定状态后，对状态编码很大程度上影响

18、电路的复杂性，但状态编码并无严格的规律可循。【解答】（1）根据题意画原始状态图，设电路初始状态为S0，表示输入序列中没有“1”。 在S0条件下，输入“0” 电路状态变为S1，输入（中出现第一个）“1”，电路状态变为S2。依此类推，得原始状态图如图6.3.1。该原始状态图四个时钟后返回S0，即序列中0，1不重复利用。从S0出发到返回S0，每四个时钟周期根据奇偶输出1或0。 （2）化简原始状态图。为寻找等价状态，先列出状态表，如表所示。 (4）状态编码S0=000，S1=001，S2=101，S3=011，S4=111，S5=010 ，S6=110后得状态表如表5-14，並可得激励函数和输出函数（

19、过程从略）如下： J2= X1+XQ0 K2=X+0 J1=Q0 K1=0 J0=1 K0=Q1 Y= Q 2Q1Q0+ X2Q10（5）画逻辑电路，如图所示。X/Y1/10/00/00/00/01/01/01/01/01/00/00/01/00/1S5S3S1S6S4S2S0 序列检测电路状态图 四位序列检测状态表 S X 0 1 S0 S1 / 0 S2 / 0 S1 S3 / 0 S4 / 0 S2 S4 / 0 S3 / 0 S3 S5 / 0 S6 / 0 S4 S6 / 0 S5 / 0 S5 S0 / 0 S0 / 1 S6 S0 / 1 S0 / 0 例状态表 (Q2Q1Q0)

20、n+1 X Q2nQ1nQ0n 0 1 000 001/0 101/0 001 011/0 111/0 010 000/0 000/1 011 010/0 110/0 100 x/x x/x 101 111/0 011/0 110 000/1 000/0 111 110/0 010/0QQQXQ0 0 0 0x 1 1 0x 0 0 01 1 1 0QQQX(Q2Q1Q0)n+1001 011 010 000x 111 110 000x 011 010 000 101 111 110 000 QQQXY0 0 0 0x 0 1 0x 0 0 00 0 0 1QQQXQ1 1 0 0x 1 0

21、0x 1 0 01 1 0 0QQXQ0 1 1 00 1 1 0x 1 1 0x 1 1 0 Q 序列检测电路状态卡诺图&111&1YFF0FF1FF2XCP1J1J1J1K1K1KC1C1C1 荆州职业技术学院数字电子技术课程教案应用电子专业 班级 教师 授课时间 教学课题异步计数器学时2教学目的1 掌握计数器的概念、分类。2 掌握异步计数器设计思想、电路结构、工作原理、逻辑功能。教材分析重点异步计数器的逻辑功能。难点异步计数器的逻辑功能。教学方法课堂讲授教学手段多媒体教学过程及时间分配² 复习（提问）：（5）² 直接引入新课² 授课内容一、计

22、数器（10）1. 概念2分类教研室主任检查签字教学过程及时间分配续二、 异步计数器（1）异步二进制计数器（30） 异步二进制加法计数器 异步二进制减法计数器（2）异步十进制加法计数器（20）（3）集成异步计数器CT74LS290（20） 逻辑功能 利用反馈归零法获得N（任意正整数）进制计数器小结（5）作 业教学后记复习（提问）： 授课内容一、计数器1.概念：用以统计输入计数脉冲CP个数的电路。 2.分类: 1按计数进制分2按计数增减分3按计数器中触发器翻转是否同步分二、异步计数器（1）异步二进制计数器 异步二进制加法计数器 异步二进制减法计数器（3）集成异步计数器CT74LS290逻辑功能A、

23、异步置0功能。B、异步置9功能。C、计数功能 利用反馈归零法获得N（任意正整数）进制计数器试用CT74LS290构成六进制计数器。解：（1）写出S6的二进制代码为S60110（2）写出反馈归零函数。由于CT74LS290的异步置0信号为高电平0，因此， （3）画连线图。（a） 六进制计数器；（b）九进制计数器荆州职业技术学院数字电子技术课程教案应用电子专业 班级 教师 授课时间 教学课题同步计数器学时2教学目的1 掌握同步计数器设计思想、电路结构、工作原理、逻辑功能。2 掌握利用计数器的级联获得大容量N进制计数器教材分析重点同步计数器的逻辑功能。难点同步计数器的逻辑功能。教学方法课堂讲授教学手

24、段多媒体教学过程及时间分配² 复习（提问）：（5）² 直接引入新课² 授课内容一、 同步二进制计数器（30）1、 同步二进制加法计数器2、 同步二进制减法计数器3、 集成同步二进制计数器CT74LS1614、 利用反馈置数法获得N进制计数器5、 同步二进制加减计数器教研室主任检查签字教学过程及时间分配续二、同步十进制计数器（30）1、8421BCD同步十进制加法计数器2、集成十进制同步加法计数器CT74LS1603、集成十进制同步加减计数器CT74LS190三、利用计数器的级联获得大容量N进制计数器（20）1、思路2、举例小结（5）作 业教学后记复习（提问）： 授

25、课内容一.同步二进制计数器1.同步二进制加法计数器同步计数器中，所有触发器的CP端是相连的，CP的每一个触发沿都会使所有的触发器状态更新。工作原理:JK触发器组成的4位同步二进制加法计数器用时序逻辑电路的分析方法分析上述电路,得4位同步二进制加法计数器的工作原理和逻辑功能2.同步二进制减法计数器将二进制加法计数器的输出由Q端改为端，便成为同步二进制减法计数器了。3. 集成同步二进制计数器CT74LS161 74LS161的功能表二.同步十进制计数器1.8421BCD同步十进制加法计数器8421BCD同步十进制加法计数器用时序逻辑电路的分析方法分析上述电路得8421BCD同步十进制加法计数器的工

26、作原理和逻辑功能2.集成十进制同步加法计数器CT74LS160CT74LS160的功能表三. 利用计数器的级联获得大容量N进制计数器计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1×M2）进制计数器。荆州职业技术学院数字电子技术课程教案应用电子专业 班级 教师 授课时间 教学课题寄存器学时2教学目的1、掌握寄存器的定义，分类。2、掌握寄存器的工作原理及逻辑功能3、掌握寄存器的应用。教材分析重点寄存器的逻辑功能及应用。难点寄存器的应用。教学方法课堂讲授教学手段多媒体教学过程及时间分配² 复习（提问）：（5）² 直接引入新

27、课² 授课内容一、 概述（10）1、 概念2、 分类二、寄存器（20）1、电路结构2、逻辑功能教研室主任检查签字教学过程及时间分配续三、 移位寄存器（30）1、 单向移位寄存器2、 双向移位寄存器四、 移位寄存器的应用（20）1、 环形计数器2、 扭环计数器² 小结（5）作 业教学后记复习（提问）： 授课内容一、寄存器和移位寄存器寄存器是存放数码、运算结果或指令的电路。移位寄存器不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。1寄存器2 移位寄存器具有存放数码和使数码逐位右移或左移的电路称为移位寄存器，又称移存器。移位寄存器又分为单向移位寄存器

28、和双向移位寄存器。（1）单向移位寄存器(2)双向移位寄存器双向移位寄存器CT74LS194的逻辑功能示意图 异步置0功能。当=0时，双向移位寄存器置0。Q0Q3的状态都为0。 保持功能。当=1，CP=0，或=1，M0M1=00时，双向移位寄存器保持原状态不变。 同步并行送数功能。当=1，M0M1=11时，在CP上升沿作用下，使D0D3端输入的数码d0d3并行送入寄存器。 右移串行送数功能。当=1，M0M1=01时，在CP上升沿作用下，执行右移功能，DSR端输入的数码依次送入寄存器。 左移串行送数功能。当=1，M0M1=10时，在CP上升沿作用下，执行左移功能，DSL端输入的数码依次送入寄存器三. 移位寄存器的应用（1）环形计数器（2）扭环计数器用时序逻辑电路的分析方法分析得其对应逻辑功能荆州职业技术学院数字电子技术课程